JPS6362037A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS6362037A JPS6362037A JP20711886A JP20711886A JPS6362037A JP S6362037 A JPS6362037 A JP S6362037A JP 20711886 A JP20711886 A JP 20711886A JP 20711886 A JP20711886 A JP 20711886A JP S6362037 A JPS6362037 A JP S6362037A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- signal
- instruction
- next address
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプログラム制御装置に関し、特に、実
行すべきマイクロ命令を保持するマイクロ命令レジスタ
への制御情報の設定制御に関する。
行すべきマイクロ命令を保持するマイクロ命令レジスタ
への制御情報の設定制御に関する。
（従来の技術）
従来のマイクロプログラム制御装置は、周知のよりに、
マイクロプログラムを制御記憶に格納しておき、マイク
ロ命令単位にマイクロ命令レジスタに読出して実行して
いる。次に実行すべきマイクロ命令は、通常、マイクロ
命令レジスタに保持されたマイクロ命令のアドレス部に
より、あるいは割込発生時には割込番地発生回路により
制御記憶番地として指定されるようになっている。
マイクロプログラムを制御記憶に格納しておき、マイク
ロ命令単位にマイクロ命令レジスタに読出して実行して
いる。次に実行すべきマイクロ命令は、通常、マイクロ
命令レジスタに保持されたマイクロ命令のアドレス部に
より、あるいは割込発生時には割込番地発生回路により
制御記憶番地として指定されるようになっている。
（発明が解決しようとする問題点）
このような従来装置においては、次に実行すべきマイク
ロ命令は、制御記憶から読出してマイクロ命令レジスタ
にセットしておシ、常に直接設定することができない画
一的な制御下にあるため、例えばソフトウェア命令実行
開始時の制御情報のように、固定したピットパターンか
ら成るマイクロ命令の場合には制御記憶を読出す時間が
余分なものとなシ、それだけ処理時間を伸延させること
になるという問題点がある。
ロ命令は、制御記憶から読出してマイクロ命令レジスタ
にセットしておシ、常に直接設定することができない画
一的な制御下にあるため、例えばソフトウェア命令実行
開始時の制御情報のように、固定したピットパターンか
ら成るマイクロ命令の場合には制御記憶を読出す時間が
余分なものとなシ、それだけ処理時間を伸延させること
になるという問題点がある。
（問題点を解決するための手段）
本発明の装置は、マイクロ命令を保持するマイクロ命令
レジスタのリセット端子を利用するかあるいは固定値生
成回路を設けておき、マイクロ命令レジスタのマイクロ
命令を実行した結果により特定のハードウェア条件が成
立したときには上記のリセット端子あるいは固定値生成
回路を起動して、マイクロ命令の実行を直接指示するよ
うな内容の所定パターンをマイクロ命令レジスタに強制
設定するように構成する。
レジスタのリセット端子を利用するかあるいは固定値生
成回路を設けておき、マイクロ命令レジスタのマイクロ
命令を実行した結果により特定のハードウェア条件が成
立したときには上記のリセット端子あるいは固定値生成
回路を起動して、マイクロ命令の実行を直接指示するよ
うな内容の所定パターンをマイクロ命令レジスタに強制
設定するように構成する。
（実施例）
次に本発明の実施例について図面を参照して説明する。
第１図と第２図は、本発明のそれぞれ第１と第２の実施
例を示すブロック図である。
例を示すブロック図である。
先ず、第１図を参照すると、第１の実施例は制御記憶１
０．マイクロ命令レジスタ１１．命令実行部１２および
次番地決定回路１３から構成されている。
０．マイクロ命令レジスタ１１．命令実行部１２および
次番地決定回路１３から構成されている。
制御記憶１０はマイクロプログラムを格納しているＲＡ
Ｍであシ、次番地決定回路１３が出力する次番地信号１
３０により指定されるマイクロ命令１００が読出され、
マイクロ命令レジスタ１１にセットされる。
Ｍであシ、次番地決定回路１３が出力する次番地信号１
３０により指定されるマイクロ命令１００が読出され、
マイクロ命令レジスタ１１にセットされる。
マイクロ命令レジスタ１１は、このマイクロ命令１００
を保持し、実行制御信号１１０は命令実行部１２に、ま
た次番地制御信号１１１は次番地決定回路１３にそれぞ
れ供給する。
を保持し、実行制御信号１１０は命令実行部１２に、ま
た次番地制御信号１１１は次番地決定回路１３にそれぞ
れ供給する。
命令実行部１２は、実行制御信号１１０により指定され
る動作を行なうことによりマイクロ命令１００を実行す
る。この実行の結果、分岐条件が成立するときは分岐条
件信号１２０を次番地決定回路１３に出力し、また、ソ
フトウェア命令終了条件等特定のハードウェア条件が成
立したときにはリセット信号１２１をマイクロ命令レジ
スタ１１に出力する。
る動作を行なうことによりマイクロ命令１００を実行す
る。この実行の結果、分岐条件が成立するときは分岐条
件信号１２０を次番地決定回路１３に出力し、また、ソ
フトウェア命令終了条件等特定のハードウェア条件が成
立したときにはリセット信号１２１をマイクロ命令レジ
スタ１１に出力する。
次番地決定回路１３は、分岐条件信号１２０や次番地制
御信号１１１により、次番地信号１３０を決定する。
御信号１１１により、次番地信号１３０を決定する。
命令実行部１２において上記特定のハードウェア条件が
成立しない通常時には、次番地決定回路１３が次番地制
御信号１１１等により決定した次番地信号１３０で指定
される制御記憶１００番地がアクセスされ、読出された
マイクロ命令１００はマイクロ命令レジスタ１１に保持
される。このマイクロ命令１００の内の実行制御信号１
１０は命令実行部１２に供給されてマイクロ命令１００
が実行され、マイクロ命令１００の内の次番地制御信号
１１１は次番地決定回路１３に供給されて、次に実行す
べきマイクロ命令を制御記憶１０から読出すための次番
地信号１３０を決定するために使用される。
成立しない通常時には、次番地決定回路１３が次番地制
御信号１１１等により決定した次番地信号１３０で指定
される制御記憶１００番地がアクセスされ、読出された
マイクロ命令１００はマイクロ命令レジスタ１１に保持
される。このマイクロ命令１００の内の実行制御信号１
１０は命令実行部１２に供給されてマイクロ命令１００
が実行され、マイクロ命令１００の内の次番地制御信号
１１１は次番地決定回路１３に供給されて、次に実行す
べきマイクロ命令を制御記憶１０から読出すための次番
地信号１３０を決定するために使用される。
すなわち、次に実行すべき処理内容は制御記憶番地とし
て与えられるので、命令実行部１２は制御記憶１０から
マイクロ命令１００が読出され、実行制御信号１１０の
形で入力するのを待合せることになる。
て与えられるので、命令実行部１２は制御記憶１０から
マイクロ命令１００が読出され、実行制御信号１１０の
形で入力するのを待合せることになる。
さて、命令実行部１２で、前述のようにソフトウェア命
”令の終了条件が成立してリセット信号１２１が出力さ
れた場合について説明する。
”令の終了条件が成立してリセット信号１２１が出力さ
れた場合について説明する。
マイクロ命令レジスタ１１は、リセット信号１２１に応
答して、マイクロ命令１００の内容とは無関係にオール
１０”が強制的にセットされる。
答して、マイクロ命令１００の内容とは無関係にオール
１０”が強制的にセットされる。
マイクロ命令レジスタ１１におけるオール＠０”は、ソ
フトウェア命令実行開始のための制御情報（一般的には
１種類）であるとの定めが予め行われているものとする
。命令実行部１２は、実行制御信号１１０としてオール
″′０”が入力すると、直ちに次のソフトウェア命令の
実行を開始させることができる。
フトウェア命令実行開始のための制御情報（一般的には
１種類）であるとの定めが予め行われているものとする
。命令実行部１２は、実行制御信号１１０としてオール
″′０”が入力すると、直ちに次のソフトウェア命令の
実行を開始させることができる。
次に、第２の実施例を示す第２図を参照すると。
本実施例は制御記憶２０．マイクロ命令レジスタ２１、
命令実行部２２９次番地決定回路２３．固定値生成回路
２４および切替回路２５から構成されていることがわか
る。
命令実行部２２９次番地決定回路２３．固定値生成回路
２４および切替回路２５から構成されていることがわか
る。
制御記憶２０．マイクロ命令レジスタ２１．命令実行部
２２および次番地決定回路２３は、第１の実施例におけ
る制御記憶１０．マイクロ命令レジスタ１１．命令実行
部１２および次番地決定回路１３に相当するものであシ
、その内容は重複を回避するために省略する。たｙし、
命令実行部２２は、特定ハードウェア条件が成立すると
、リセット信号１２１の代シに特定条件信号２２１を発
生するが、この場合の特定ハードウェア条件は数種類、
例えばソフトウェア命令の正常終了やオーバーフローを
伴ない割込を必要とするようなソフトウェア命令の終了
等を想定している。
２２および次番地決定回路２３は、第１の実施例におけ
る制御記憶１０．マイクロ命令レジスタ１１．命令実行
部１２および次番地決定回路１３に相当するものであシ
、その内容は重複を回避するために省略する。たｙし、
命令実行部２２は、特定ハードウェア条件が成立すると
、リセット信号１２１の代シに特定条件信号２２１を発
生するが、この場合の特定ハードウェア条件は数種類、
例えばソフトウェア命令の正常終了やオーバーフローを
伴ない割込を必要とするようなソフトウェア命令の終了
等を想定している。
このため、特定条件信号２２１に対応した所定パターン
２４０が発生発生する固定値決定回路２４および制御記
憶２０からのマイクロ命令２００と所定パターン２４０
を特定条件信号２２１に応答して受は入れる切替回路２
５を設けている。
２４０が発生発生する固定値決定回路２４および制御記
憶２０からのマイクロ命令２００と所定パターン２４０
を特定条件信号２２１に応答して受は入れる切替回路２
５を設けている。
動作の原理は第１の実施例と同様であり、特定ハードウ
ェア条件が成立したときにおける実行制御信号２１０が
特定条件信号２２１に対応して様々に変化することのみ
が異なる。命令実行部２２は、特定ハードウェア条件に
応じて様々な態様の処理を、制御記憶２０からのマイク
ロ命令２００の読出しを伴なうことなく、直接実行する
ことになる。
ェア条件が成立したときにおける実行制御信号２１０が
特定条件信号２２１に対応して様々に変化することのみ
が異なる。命令実行部２２は、特定ハードウェア条件に
応じて様々な態様の処理を、制御記憶２０からのマイク
ロ命令２００の読出しを伴なうことなく、直接実行する
ことになる。
（発明の効果）
以上説明したように、本発明は命令実行部で特定のハー
ドウェア条件が成立すると、次に実行すべきマイクロ命
令を直接指示する所定のパターンをマイクロ命令レジス
タに強制設定するような構成を採用することにより、特
定ハードウェア条件時におけるように予め定まっている
固定ビットパターンから成るマイクロ命令を実行すると
きには、制御記憶からマイクロ命令を読出す必要が無く
なるため、１マシンサイクルだけ処理を高速化すること
ができる。
ドウェア条件が成立すると、次に実行すべきマイクロ命
令を直接指示する所定のパターンをマイクロ命令レジス
タに強制設定するような構成を採用することにより、特
定ハードウェア条件時におけるように予め定まっている
固定ビットパターンから成るマイクロ命令を実行すると
きには、制御記憶からマイクロ命令を読出す必要が無く
なるため、１マシンサイクルだけ処理を高速化すること
ができる。
第１図と第２図は本発明のそれぞれ第１の実施例と第２
の実施例を示す。 １０．２０・・・制御記憶、１１．２１・・・マイクロ
命令レジスタ、１２．２２・・・命令実行部、１３．２
３・・・次番地決定回路、２４・・・固定値生成回路、
２５・・・切替回路。 ７′へ 袷１図 躬 ２ 図
の実施例を示す。 １０．２０・・・制御記憶、１１．２１・・・マイクロ
命令レジスタ、１２．２２・・・命令実行部、１３．２
３・・・次番地決定回路、２４・・・固定値生成回路、
２５・・・切替回路。 ７′へ 袷１図 躬 ２ 図
Claims (1)
- 【特許請求の範囲】 マイクロ命令を保持するマイクロ命令レジスタ手段と、 該保持されたマイクロ命令を実行しかつこの実行結果に
より特定のハードウェア条件が成立すると特定条件信号
を発生するマイクロ命令実行手段と、 前記特定条件信号に応答して、次に実行すべきマイクロ
命令を直接指示する所定パターンを前記マイクロ命令レ
ジスタ手段に強制設定する制御情報設定手段 とを有することを特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20711886A JPS6362037A (ja) | 1986-09-02 | 1986-09-02 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20711886A JPS6362037A (ja) | 1986-09-02 | 1986-09-02 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362037A true JPS6362037A (ja) | 1988-03-18 |
Family
ID=16534491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20711886A Pending JPS6362037A (ja) | 1986-09-02 | 1986-09-02 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362037A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121148A (en) * | 1980-02-27 | 1981-09-22 | Toshiba Corp | Arithmetic control equipment |
-
1986
- 1986-09-02 JP JP20711886A patent/JPS6362037A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121148A (en) * | 1980-02-27 | 1981-09-22 | Toshiba Corp | Arithmetic control equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| JPS5917458B2 (ja) | 情報処理方式内のマイクロプログラムを記録し遂行する方法と装置 | |
| JPS6362037A (ja) | マイクロプログラム制御装置 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JPS6339928B2 (ja) | ||
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH03288228A (ja) | 情報処理装置 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS6398735A (ja) | マイクロ制御装置 | |
| JPS6051737B2 (ja) | オプシヨン命令イリ−ガル処理方式 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS62208127A (ja) | マイクロプログラム制御情報処理装置 | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPS6131895B2 (ja) | ||
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS6254340A (ja) | 情報処理装置 | |
| JPH04287421A (ja) | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPH1165829A (ja) | アドレス変換回路 | |
| JPH0222414B2 (ja) | ||
| JPH11282787A (ja) | 入出力制御装置 |