JPS6398735A - マイクロ制御装置 - Google Patents

マイクロ制御装置

Info

Publication number
JPS6398735A
JPS6398735A JP24592386A JP24592386A JPS6398735A JP S6398735 A JPS6398735 A JP S6398735A JP 24592386 A JP24592386 A JP 24592386A JP 24592386 A JP24592386 A JP 24592386A JP S6398735 A JPS6398735 A JP S6398735A
Authority
JP
Japan
Prior art keywords
microinstruction
selector
branch
supplied
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24592386A
Other languages
English (en)
Inventor
Kokichi Taniai
谷合 高吉
Tadashi Saito
正 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Micom System Co Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Micom System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Micom System Co Ltd filed Critical Fujitsu Ltd
Priority to JP24592386A priority Critical patent/JPS6398735A/ja
Publication of JPS6398735A publication Critical patent/JPS6398735A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はマイクロ制御装置であって、分岐先以外のマイ
クロ命令と、分岐先のマイクロ命令とを第1メモリ、第
2のメモリに別々に記憶しておき、第1及び第2のメモ
リ夫々の出力マイクロ命令のいずれか一方を選択するこ
とにより、条件付き分岐命令の実行を高速とする。
〔産業上の利用分野〕
本発明はマイクロ制御装置に関し、実行されたマイクロ
命令及び実行後の条件判定に応じて次に実行するマイク
ロ命令をメモリから読み出すマイクロ制御装置に関する
プログラミングされた通常の命令即ちマクロ命令は、こ
のマクロ命令に応じたアドレスでマイクロROMをアク
セスすることにより、複数のマイクロ命令に展開され、
このマイクロ命令によりCPU等の処理装置の制御が実
行される。
上記のマイクロ命令は、ブランチ命令、サブル−チン命
令等の分岐命令と、データ転送命令、演算命令等の分岐
命令以外の命令とに大別され更に、分岐命令は条件付き
分岐命令と、無条件分岐命令とに分けられる。
〔従来の技術〕
実行されるマイクロ命令が分岐命令以外の命令の場合、
アドレスをインクリメントしてマイクロROMをアクセ
スし次のマイクロ命令を読み出し、実行されるマイクロ
命令が分岐命令の場合、その分岐先のアドレスをマイク
ロROMをアクセスして次のマイクロ命令を読み出す。
このようなマイクロROMの読み出し制御はマイクロ制
御装置によって行なわれる。
〔発明が解決しようとする問題点〕
従来のマイクロ制御装置では、条件付きブランチ命令1
条件付きサブルーチン命令、ループ命令等の条件付き分
岐命令を実行する際には、条件付き分岐命令を実行して
その条件判定を行なった後次のサイクルで条件判定に応
じたアドレスを選択し、更に次のサイクルで選択したア
ドレスによりマイクロROMをアクセスして次に実行す
るマイクロ命令を読み出していた。
勿論、分岐命令以外の命令及び無条件分岐命令を実行す
る際には命令の実行同時にアドレスの選択が行なわれ、
次のサイクルで次のマイクロ命令がマイクロROMより
読み出される。
このように条件付き分岐命令を実行する場合には1サイ
クル分だけ余分の時間がかかるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、条
件付き分岐命令を高速に実行するマイクロI制御装置を
提供することを目的とする。
〔問題点を解決するための手段〕
本発明のマイクロ制御装置は、全マイクロ命令のうち分
岐先以外のマイクロ命令を少なくとも記憶した第1のメ
モリ(10)と、 全マイクロ命令のうち分岐先のマイクロ命令を記憶した
第2のメモリ(15)と、 第1のメモリ(10)及び第2のメモリ(15)夫々か
ら読み出されたマイクロ命令のうち、実行されたマイク
ロ命令及び条件判定に応じたいずれか一方のマイクロ命
令を選択して次に実行するマイクロ命令とする選択手段
(14)とを有する。
(作用) 本発明においては、実行されたマイクロ命令が条件付き
マイクロ命令の場合、その実行及び条件判定の間に条件
不成立の場合のマイクロ命令が第1のメモリより読み出
されると同時に条件成立の場合の分岐先のマイクロ命令
が第2のメモリより読み出され、条件判定の結果に応じ
ていずれか一方のマイクロ命令が選択される。
〔実施例〕
第1図は本発明になるマイクロ制御装置の実施例のブロ
ック系統図を丞ター。
同図中、10はマイクロROMであり、マクロ命令を展
開したマイクロ命令が連続するアドレスに記憶されてい
る。マイクロROM10はセレクタ11より供給される
アドレスでアクセスされ、マイクロROM10より読み
出されたマイクロ命令はデータラッチ回路12に供給さ
れて端子13より入来する第2図(B)に示す如きクロ
ック信号φ2のハイレベル時に格納される。データラッ
チ回路12の出力するマイクロ命令はセレクタ14に供
給される。
15は分岐マイクロROMであり、分岐先のマイクロ命
令のみが記憶されている。ここで分岐先のマイクロ命令
とは、先に実行されたマイクロ命令が、無条件又は条件
付きのブランチ命令、サブルーチン命令、ループ命令等
の分岐命令であるとき、この分岐命令から分岐する先の
マイクロ命令である。分岐マイクロROM15はセレク
タ16より供給されるアドレスでアクセスされ、分岐マ
イクロROM15より読み出されたマイクロ命令はデー
タラッチ回路17に供給されて端子18より入来するク
ロック信号φ2のハイレベル時に格納される。データラ
ッチ回路17の出力するマイクロ命令はセレクタ14に
供給される。
セレクタ14は条件判定回路22よりの制御48号に応
じてデータラッチ回路12又17よりのマイクロ命令を
選択してデータレジスタ19に供給する。データレジス
タ19は端子20より入来する第2図<A)に示す如き
クロック信号φ1の立上がり時にマイクロ命令を格納し
て端子21より出力し、このマイクロ命令によって処理
装置(図示せず)の動作が制御される。
ここで、端子21より出力されて実行されたマイクロ命
令がデータ転送命令、演算命令等の分岐命令以外の命令
であるとき、セレクタ11はネクストアドレスレジスタ
23よりのアドレスを選択してマイクロROM10に供
給し、それによって指定されたマイクロ命令がデータラ
ッチ回路12に格納される。これと共にインクリメント
回路24で?iVだけイクリメントされたセレクタ11
の出力アドレスがセレタク25で選択されてネクストア
ドレスレジスタ23に供給され、端子26よりのクロッ
ク信号φ1の立上がり時に格納される。またセレクタ1
4はデータラッチ回路12の出力マイクロ命令を選択し
てデータレジスタ19に供給し、このマイクロ命令が実
行される。
実行されたマイクロ命令が分岐命令の無条件ブランチ命
令であるとき、セレクタ16はブランチアドレスレジス
タ28に格納されているブランチアドレスを選択して分
岐マイクロROM15に供給し、これによって指定され
た分岐先のマイクロ命令がデータラッチ回路17に格納
される。これと共にインクリメント回路29で717だ
けインクリメントされたブランチアドレスがセレクタ2
5で選択されネクストアドレスレジスタ23に格納され
ている。また、セレクタ14はデータラッチ回路17の
出力マイクロ命令を選択してデータレジスタ19に供給
し、このマイクロ命令が実行される。
実行されたマイクロ命令が分岐命令の無条件4ノブルー
チン命令であるとき、セレクタ16はブランチアドレス
レジスタ28に格納されているブランチアドレスを選択
して分岐マイクロROM15に供給し、これによって指
定された分岐先のマイクロ命令がデータラッチ回路17
に格納される。
これと共にインクリメント回路29でvlvだけインク
リメントされたブランチアドレスがセレクタ25で選択
されネクストアドレスレジスタ23に格納される。アド
レスラッチ回路31はインクリメント回路24の出力ア
ドレスをクロック信号φ1の立上がり時にラッチする回
路であるがリブルーチン命令の場合にはそのラッチが禁
止され結果としてサブルーチンの戻りアドレスが保持さ
れている。この戻りアドレスがスタックレジスタ33に
書き込まれる。更にセレクタ14はデータラッチ回路1
7の出力マイクロ命令を選択してデータレジスタ19に
供給し、このマイクロ命令が実行される。
実行されたマイクロ命令が条件付きブランチ命令である
とき、セレクタ11はネクストアドレスレジスタ23の
出力アドレスを選択して、それによりマイクロROM1
0より読み出されたマイクロ命令がデータラッチ回路1
2にラッチされる。
これと同時にセレクタ16はブランチアドレスレジスタ
28の出力アドレスを選択して、それにより分岐マイク
ロROM15より読み出された分岐先のマイクロ命令が
データラッチ回路17にラッチされる。
条件判定回路35は端子36より入来する検出信号によ
り条件の成立又は不成立を判定して制御信号をセレクタ
14.25夫々に供給する。条件成立の場合にはセレク
タ25でインクリメント回路29の出力アドレスが選択
されネクストアドレスレジスタ23に格納され、また、
セレクタ14でデータラッチ回路17の出力マイクロ命
令が選択され、この分岐先のマイクロ命令が実行される
条件不成立の場合にはセレクタ25でインクリメント回
路24の出力アドレスが選択されネクストアドレスレジ
スタ23に格納され、また、セレクタ14でデータラッ
チ回路12の出力マイクロ命令が選択され、このマイク
ロ命令が実行される。
実行されたマイクロ命令が条件付きサブルーチン命令で
あるとき、セレクタ11はネクストアドレスレジスタ2
3の出力アドレスを選択して、それによりマイクロRO
M10より読み出されたマイクロ命令がデータラッチ回
路12にラッチされる。これと同時にセレクタ16はブ
ランチアドレスレジスタ28の出力アドレスを選択して
、それにより分岐マイクロROM15より読み出された
分岐先のマイクロ命令がデークラッチ回路17にラッヂ
される。また、アドレスラッチ回路31はサブルーチン
命令の戻りアドレスを保持する。
条件判定回路35が条件成立と判定した場合にはアドレ
スラッチ回路31の戻りアドレスがスタックレジスタ3
3に書き込まれると共に、セレクタ25でインクリメン
ト回路29の出力アドレスが選択されネクストアドレス
レジスタ23に格納され、また、セレクタ14でデータ
ラッチ回路17の出力マイクロ命令が選択され、この分
岐先のマイクロ命令が実行される。条件不成立の場合に
はスタックレジスタ33へのアドレスの書き込みは行な
われず、セレクタ25でインクリメント回路24の出力
アドレスが選択されネクストアドレスレジスタ23に格
納され、また、セレクタ14でデークラッチ回路12の
出力マイクロ命令が選択され、このマイクロ命令が実行
される。
実行されたマイクロ命令がリターン命令であるとき、ス
タックレジスタ33は端子37より入来する第2m (
C)に示す姐きリード信@RDにハイレベル期間にスタ
ックされたアドレスを読み出し、セレクタ11はこのス
タックレジスタ33の出力アドレスを選択して、それに
よりマイクロROMl0より読み出されたマイクロ命令
がデータラッチ回路12にラッチされる。またセレクタ
14はデータラッチ回路12の出力マイクロ命令を選択
してデータレジスタ19に供給し、このマイクロ命令が
実行される。
実行された命令がループ命令であるとぎ、セレクタ16
はループアドレスレジスタ38の出力アドレスを選択し
て、それにより分岐マイクロROM15より読み出され
たマイクロ命令がデータラッチ回路17にラッチされる
。これと同時にセレクタ11はネクストアドレス23の
出力アドレスを選択して、それによりマイクロROM1
0より読み出されたマイクロ命令がデータラッチ回路1
2にラッヂされる。またループカウンタ39にはループ
回数がセットされ、ループカウンタの値はループが1回
実行される毎にデクリメント回路40でv17だけイン
クリメントされる。零検出回路41はループカウンタ3
9の値が零となったとき検出信号を生成して条件判定回
路35に供給する。
上記ループカウンタ39の値が零のとき、セレクタ25
はインクリメント回路1の出力アドレスを選択してネク
ストアドレスレジスタ23に格納し、セレクタ14はデ
ータラッチ回路12の出力マイクロ命令を選択してデー
タレジスタ19に供給し、このマイクロ命令が実行され
る。
ループカウンタ39の値が零でないとき、セレクタ25
はインクリメント回路29の出力アドレスを選択してネ
クストアドレスレジスタ23に格納し、セレクタ14は
アドレスラッチ回路17の出力マイクロ命令を選択して
データレジスタ1つに供給し、このマイクロ命令が実行
される。
このように、条件付きブランチ命令9条件付きサブルー
チン命令、ループ命令等の条件付き分岐命令であるマイ
クロ命令が実行されたときには、このマイクロ命令の実
行及び条件判定が行なわれる閤つまり第1サイクルにお
いて、条件不成立の場合のマイクロ命令がマイクロRO
Ml0より読み出され、これと同時に条件成立の場合の
分岐先のマイクロ命令が分岐マイクロROM10より読
み出され、次のサイクルで条件判定の結束に応じたいず
れか一方のマイクロ命令が選択される。
このため、上記の条件付きの分岐命令の実行時間が従来
に比して1サイクル分短縮され、分岐命令以外の命令及
び無条件分岐命令の実行時間と同一にすることができる
(発明の効果) 上述の如く、本発明によれば従来2サイクル必要であっ
た条件付き分岐命令の実行を1ザイクルで実行すること
ができ、条件付き分岐命令をi3!に実行できる。
【図面の簡単な説明】
第1図は本発明のマイクロ制御¥&四の一実施例のブロ
ック系統図、 第2図は第1図示の装置各部の信号波形図である。 図中において、 10はマイクロROM。 11.14,16.25はセレクタ、 12.17はデータラッチ回路、 15は分岐マイクOR0M。 19はデータレジスタ、 23はネクストアドレスレジスタ、 24.29はインクリメント回路、 28はブランチアドレスレジスタ、 35は条件判定回路、 38はループアドレスレジスタである。

Claims (1)

  1. 【特許請求の範囲】 実行されたマイクロ命令及び該マイクロ命令の実行によ
    る条件判定に応じて次に実行するマイクロ命令をメモリ
    から読み出すマイクロ制御装置において、 全マイクロ命令のうち分岐先以外のマイクロ命令を少な
    くとも記憶した第1のメモリ(10)と、該全マイクロ
    命令のうち分岐先のマイクロ命令を記憶した第2のメモ
    リ(15)と、 該第1のメモリ(10)及び第2のメモリ (15)夫々から読み出されたマイクロ命令のうち、該
    実行されたマイクロ命令及び該条件判定に応じたいずれ
    か一方のマイクロ命令を選択して次に実行するマイクロ
    命令とする選択手段(14)とを有することを特徴とす
    るマイクロ制御装置。
JP24592386A 1986-10-16 1986-10-16 マイクロ制御装置 Pending JPS6398735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24592386A JPS6398735A (ja) 1986-10-16 1986-10-16 マイクロ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24592386A JPS6398735A (ja) 1986-10-16 1986-10-16 マイクロ制御装置

Publications (1)

Publication Number Publication Date
JPS6398735A true JPS6398735A (ja) 1988-04-30

Family

ID=17140855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24592386A Pending JPS6398735A (ja) 1986-10-16 1986-10-16 マイクロ制御装置

Country Status (1)

Country Link
JP (1) JPS6398735A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008132484A (ja) * 2006-10-31 2008-06-12 Jig Engineering Co Ltd 磁歪式フロートセンサを利用した網下気室型湿式比重選別機用回収制御装置
JP2008296199A (ja) * 2007-06-04 2008-12-11 Rasa Ind Ltd 比重選別機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008132484A (ja) * 2006-10-31 2008-06-12 Jig Engineering Co Ltd 磁歪式フロートセンサを利用した網下気室型湿式比重選別機用回収制御装置
JP2008296199A (ja) * 2007-06-04 2008-12-11 Rasa Ind Ltd 比重選別機

Similar Documents

Publication Publication Date Title
US5235686A (en) Computer system having mixed macrocode and microcode
KR920018578A (ko) 데이타 처리 프로세서
KR920007253B1 (ko) 마이크로 프로그램 제어 장치
EP0164418B1 (en) Microprogram control system
US5526500A (en) System for operand bypassing to allow a one and one-half cycle cache memory access time for sequential load and branch instructions
US5124910A (en) Microprogram control apparatus for generating a branch condition signal to be designated by a micro-branch instruction
JPS63228225A (ja) ディジタルコンピュータシステム
JPS5939775B2 (ja) メモリのアドレス指定方式
JPS6398735A (ja) マイクロ制御装置
KR880000994B1 (ko) 마이크로 프로그램 제어방식
JPH0512751B2 (ja)
KR100284287B1 (ko) 가변 리셋 어드레스를 가지는 마이크로프로세서
JPH05143447A (ja) デイジタルプロセツサ及びその制御方法
JPS60108973A (ja) 配列要素の最小値および最小要素の要素番号を求める方法
KR950006585B1 (ko) 마이크로프로그램 제어장치 및 그 제어방법
JPS6229813B2 (ja)
JPS6116334A (ja) デ−タ処理装置
KR900002602B1 (ko) 마이크로 프로그램 제어장치
JP3331599B2 (ja) マイクロプログラム制御装置
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JPS58186846A (ja) マイクロプログラム制御装置
JPH04310130A (ja) マイクロプログラム制御回路
JPS6198444A (ja) 制御記憶システム
JPH05189014A (ja) プログラマブルコントローラ
JPS6112577B2 (ja)