JPS6398735A - マイクロ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はマイクロ制御装置であって、分岐先以外のマイ
クロ命令と、分岐先のマイクロ命令とを第１メモリ、第
２のメモリに別々に記憶しておき、第１及び第２のメモ
リ夫々の出力マイクロ命令のいずれか一方を選択するこ
とにより、条件付き分岐命令の実行を高速とする。

〔産業上の利用分野〕

本発明はマイクロ制御装置に関し、実行されたマイクロ
命令及び実行後の条件判定に応じて次に実行するマイク
ロ命令をメモリから読み出すマイクロ制御装置に関する
。

プログラミングされた通常の命令即ちマクロ命令は、こ
のマクロ命令に応じたアドレスでマイクロＲＯＭをアク
セスすることにより、複数のマイクロ命令に展開され、
このマイクロ命令によりＣＰＵ等の処理装置の制御が実
行される。

上記のマイクロ命令は、ブランチ命令、サブル−チン命
令等の分岐命令と、データ転送命令、演算命令等の分岐
命令以外の命令とに大別され更に、分岐命令は条件付き
分岐命令と、無条件分岐命令とに分けられる。

〔従来の技術〕

実行されるマイクロ命令が分岐命令以外の命令の場合、
アドレスをインクリメントしてマイクロＲＯＭをアクセ
スし次のマイクロ命令を読み出し、実行されるマイクロ
命令が分岐命令の場合、その分岐先のアドレスをマイク
ロＲＯＭをアクセスして次のマイクロ命令を読み出す。

このようなマイクロＲＯＭの読み出し制御はマイクロ制
御装置によって行なわれる。

〔発明が解決しようとする問題点〕

従来のマイクロ制御装置では、条件付きブランチ命令１
条件付きサブルーチン命令、ループ命令等の条件付き分
岐命令を実行する際には、条件付き分岐命令を実行して
その条件判定を行なった後次のサイクルで条件判定に応
じたアドレスを選択し、更に次のサイクルで選択したア
ドレスによりマイクロＲＯＭをアクセスして次に実行す
るマイクロ命令を読み出していた。

勿論、分岐命令以外の命令及び無条件分岐命令を実行す
る際には命令の実行同時にアドレスの選択が行なわれ、
次のサイクルで次のマイクロ命令がマイクロＲＯＭより
読み出される。

このように条件付き分岐命令を実行する場合には１サイ
クル分だけ余分の時間がかかるという問題点があった。

本発明はこのような点に鑑みてなされたものであり、条
件付き分岐命令を高速に実行するマイクロＩ制御装置を
提供することを目的とする。

〔問題点を解決するための手段〕

本発明のマイクロ制御装置は、全マイクロ命令のうち分
岐先以外のマイクロ命令を少なくとも記憶した第１のメ
モリ（１０）と、 全マイクロ命令のうち分岐先のマイクロ命令を記憶した
第２のメモリ（１５）と、 第１のメモリ（１０）及び第２のメモリ（１５）夫々か
ら読み出されたマイクロ命令のうち、実行されたマイク
ロ命令及び条件判定に応じたいずれか一方のマイクロ命
令を選択して次に実行するマイクロ命令とする選択手段
（１４）とを有する。

（作用） 本発明においては、実行されたマイクロ命令が条件付き
マイクロ命令の場合、その実行及び条件判定の間に条件
不成立の場合のマイクロ命令が第１のメモリより読み出
されると同時に条件成立の場合の分岐先のマイクロ命令
が第２のメモリより読み出され、条件判定の結果に応じ
ていずれか一方のマイクロ命令が選択される。

〔実施例〕

第１図は本発明になるマイクロ制御装置の実施例のブロ
ック系統図を丞ター。

同図中、１０はマイクロＲＯＭであり、マクロ命令を展
開したマイクロ命令が連続するアドレスに記憶されてい
る。マイクロＲＯＭ１０はセレクタ１１より供給される
アドレスでアクセスされ、マイクロＲＯＭ１０より読み
出されたマイクロ命令はデータラッチ回路１２に供給さ
れて端子１３より入来する第２図（Ｂ）に示す如きクロ
ック信号φ２のハイレベル時に格納される。データラッ
チ回路１２の出力するマイクロ命令はセレクタ１４に供
給される。

１５は分岐マイクロＲＯＭであり、分岐先のマイクロ命
令のみが記憶されている。ここで分岐先のマイクロ命令
とは、先に実行されたマイクロ命令が、無条件又は条件
付きのブランチ命令、サブルーチン命令、ループ命令等
の分岐命令であるとき、この分岐命令から分岐する先の
マイクロ命令である。分岐マイクロＲＯＭ１５はセレク
タ１６より供給されるアドレスでアクセスされ、分岐マ
イクロＲＯＭ１５より読み出されたマイクロ命令はデー
タラッチ回路１７に供給されて端子１８より入来するク
ロック信号φ２のハイレベル時に格納される。データラ
ッチ回路１７の出力するマイクロ命令はセレクタ１４に
供給される。

セレクタ１４は条件判定回路２２よりの制御４８号に応
じてデータラッチ回路１２又１７よりのマイクロ命令を
選択してデータレジスタ１９に供給する。データレジス
タ１９は端子２０より入来する第２図＜Ａ）に示す如き
クロック信号φ１の立上がり時にマイクロ命令を格納し
て端子２１より出力し、このマイクロ命令によって処理
装置（図示せず）の動作が制御される。

ここで、端子２１より出力されて実行されたマイクロ命
令がデータ転送命令、演算命令等の分岐命令以外の命令
であるとき、セレクタ１１はネクストアドレスレジスタ
２３よりのアドレスを選択してマイクロＲＯＭ１０に供
給し、それによって指定されたマイクロ命令がデータラ
ッチ回路１２に格納される。これと共にインクリメント
回路２４で？ｉＶだけイクリメントされたセレクタ１１
の出力アドレスがセレタク２５で選択されてネクストア
ドレスレジスタ２３に供給され、端子２６よりのクロッ
ク信号φ１の立上がり時に格納される。またセレクタ１
４はデータラッチ回路１２の出力マイクロ命令を選択し
てデータレジスタ１９に供給し、このマイクロ命令が実
行される。

実行されたマイクロ命令が分岐命令の無条件ブランチ命
令であるとき、セレクタ１６はブランチアドレスレジス
タ２８に格納されているブランチアドレスを選択して分
岐マイクロＲＯＭ１５に供給し、これによって指定され
た分岐先のマイクロ命令がデータラッチ回路１７に格納
される。これと共にインクリメント回路２９で７１７だ
けインクリメントされたブランチアドレスがセレクタ２
５で選択されネクストアドレスレジスタ２３に格納され
ている。また、セレクタ１４はデータラッチ回路１７の
出力マイクロ命令を選択してデータレジスタ１９に供給
し、このマイクロ命令が実行される。

実行されたマイクロ命令が分岐命令の無条件４ノブルー
チン命令であるとき、セレクタ１６はブランチアドレス
レジスタ２８に格納されているブランチアドレスを選択
して分岐マイクロＲＯＭ１５に供給し、これによって指
定された分岐先のマイクロ命令がデータラッチ回路１７
に格納される。

これと共にインクリメント回路２９でｖｌｖだけインク
リメントされたブランチアドレスがセレクタ２５で選択
されネクストアドレスレジスタ２３に格納される。アド
レスラッチ回路３１はインクリメント回路２４の出力ア
ドレスをクロック信号φ１の立上がり時にラッチする回
路であるがリブルーチン命令の場合にはそのラッチが禁
止され結果としてサブルーチンの戻りアドレスが保持さ
れている。この戻りアドレスがスタックレジスタ３３に
書き込まれる。更にセレクタ１４はデータラッチ回路１
７の出力マイクロ命令を選択してデータレジスタ１９に
供給し、このマイクロ命令が実行される。

実行されたマイクロ命令が条件付きブランチ命令である
とき、セレクタ１１はネクストアドレスレジスタ２３の
出力アドレスを選択して、それによりマイクロＲＯＭ１
０より読み出されたマイクロ命令がデータラッチ回路１
２にラッチされる。

これと同時にセレクタ１６はブランチアドレスレジスタ
２８の出力アドレスを選択して、それにより分岐マイク
ロＲＯＭ１５より読み出された分岐先のマイクロ命令が
データラッチ回路１７にラッチされる。

条件判定回路３５は端子３６より入来する検出信号によ
り条件の成立又は不成立を判定して制御信号をセレクタ
１４．２５夫々に供給する。条件成立の場合にはセレク
タ２５でインクリメント回路２９の出力アドレスが選択
されネクストアドレスレジスタ２３に格納され、また、
セレクタ１４でデータラッチ回路１７の出力マイクロ命
令が選択され、この分岐先のマイクロ命令が実行される
。

条件不成立の場合にはセレクタ２５でインクリメント回
路２４の出力アドレスが選択されネクストアドレスレジ
スタ２３に格納され、また、セレクタ１４でデータラッ
チ回路１２の出力マイクロ命令が選択され、このマイク
ロ命令が実行される。

実行されたマイクロ命令が条件付きサブルーチン命令で
あるとき、セレクタ１１はネクストアドレスレジスタ２
３の出力アドレスを選択して、それによりマイクロＲＯ
Ｍ１０より読み出されたマイクロ命令がデータラッチ回
路１２にラッチされる。これと同時にセレクタ１６はブ
ランチアドレスレジスタ２８の出力アドレスを選択して
、それにより分岐マイクロＲＯＭ１５より読み出された
分岐先のマイクロ命令がデークラッチ回路１７にラッヂ
される。また、アドレスラッチ回路３１はサブルーチン
命令の戻りアドレスを保持する。

条件判定回路３５が条件成立と判定した場合にはアドレ
スラッチ回路３１の戻りアドレスがスタックレジスタ３
３に書き込まれると共に、セレクタ２５でインクリメン
ト回路２９の出力アドレスが選択されネクストアドレス
レジスタ２３に格納され、また、セレクタ１４でデータ
ラッチ回路１７の出力マイクロ命令が選択され、この分
岐先のマイクロ命令が実行される。条件不成立の場合に
はスタックレジスタ３３へのアドレスの書き込みは行な
われず、セレクタ２５でインクリメント回路２４の出力
アドレスが選択されネクストアドレスレジスタ２３に格
納され、また、セレクタ１４でデークラッチ回路１２の
出力マイクロ命令が選択され、このマイクロ命令が実行
される。

実行されたマイクロ命令がリターン命令であるとき、ス
タックレジスタ３３は端子３７より入来する第２ｍ　（
Ｃ）に示す姐きリード信＠ＲＤにハイレベル期間にスタ
ックされたアドレスを読み出し、セレクタ１１はこのス
タックレジスタ３３の出力アドレスを選択して、それに
よりマイクロＲＯＭｌ０より読み出されたマイクロ命令
がデータラッチ回路１２にラッチされる。またセレクタ
１４はデータラッチ回路１２の出力マイクロ命令を選択
してデータレジスタ１９に供給し、このマイクロ命令が
実行される。

実行された命令がループ命令であるとぎ、セレクタ１６
はループアドレスレジスタ３８の出力アドレスを選択し
て、それにより分岐マイクロＲＯＭ１５より読み出され
たマイクロ命令がデータラッチ回路１７にラッチされる
。これと同時にセレクタ１１はネクストアドレス２３の
出力アドレスを選択して、それによりマイクロＲＯＭ１
０より読み出されたマイクロ命令がデータラッチ回路１
２にラッヂされる。またループカウンタ３９にはループ
回数がセットされ、ループカウンタの値はループが１回
実行される毎にデクリメント回路４０でｖ１７だけイン
クリメントされる。零検出回路４１はループカウンタ３
９の値が零となったとき検出信号を生成して条件判定回
路３５に供給する。

上記ループカウンタ３９の値が零のとき、セレクタ２５
はインクリメント回路１の出力アドレスを選択してネク
ストアドレスレジスタ２３に格納し、セレクタ１４はデ
ータラッチ回路１２の出力マイクロ命令を選択してデー
タレジスタ１９に供給し、このマイクロ命令が実行され
る。

ループカウンタ３９の値が零でないとき、セレクタ２５
はインクリメント回路２９の出力アドレスを選択してネ
クストアドレスレジスタ２３に格納し、セレクタ１４は
アドレスラッチ回路１７の出力マイクロ命令を選択して
データレジスタ１つに供給し、このマイクロ命令が実行
される。

このように、条件付きブランチ命令９条件付きサブルー
チン命令、ループ命令等の条件付き分岐命令であるマイ
クロ命令が実行されたときには、このマイクロ命令の実
行及び条件判定が行なわれる閤つまり第１サイクルにお
いて、条件不成立の場合のマイクロ命令がマイクロＲＯ
Ｍｌ０より読み出され、これと同時に条件成立の場合の
分岐先のマイクロ命令が分岐マイクロＲＯＭ１０より読
み出され、次のサイクルで条件判定の結束に応じたいず
れか一方のマイクロ命令が選択される。

このため、上記の条件付きの分岐命令の実行時間が従来
に比して１サイクル分短縮され、分岐命令以外の命令及
び無条件分岐命令の実行時間と同一にすることができる
。

（発明の効果） 上述の如く、本発明によれば従来２サイクル必要であっ
た条件付き分岐命令の実行を１ザイクルで実行すること
ができ、条件付き分岐命令をｉ３！に実行できる。

【図面の簡単な説明】

第１図は本発明のマイクロ制御￥＆四の一実施例のブロ
ック系統図、 第２図は第１図示の装置各部の信号波形図である。 図中において、 １０はマイクロＲＯＭ。 １１．１４，１６．２５はセレクタ、 １２．１７はデータラッチ回路、 １５は分岐マイクＯＲ０Ｍ。 １９はデータレジスタ、 ２３はネクストアドレスレジスタ、 ２４．２９はインクリメント回路、 ２８はブランチアドレスレジスタ、 ３５は条件判定回路、 ３８はループアドレスレジスタである。

Claims (1)

1. 【特許請求の範囲】 実行されたマイクロ命令及び該マイクロ命令の実行によ
   る条件判定に応じて次に実行するマイクロ命令をメモリ
   から読み出すマイクロ制御装置において、 全マイクロ命令のうち分岐先以外のマイクロ命令を少な
   くとも記憶した第１のメモリ（１０）と、該全マイクロ
   命令のうち分岐先のマイクロ命令を記憶した第２のメモ
   リ（１５）と、 該第１のメモリ（１０）及び第２のメモリ （１５）夫々から読み出されたマイクロ命令のうち、該
   実行されたマイクロ命令及び該条件判定に応じたいずれ
   か一方のマイクロ命令を選択して次に実行するマイクロ
   命令とする選択手段（１４）とを有することを特徴とす
   るマイクロ制御装置。