KR920018578A - 데이타 처리 프로세서 - Google Patents

데이타 처리 프로세서 Download PDF

Info

Publication number
KR920018578A
KR920018578A KR1019920004045A KR920004045A KR920018578A KR 920018578 A KR920018578 A KR 920018578A KR 1019920004045 A KR1019920004045 A KR 1019920004045A KR 920004045 A KR920004045 A KR 920004045A KR 920018578 A KR920018578 A KR 920018578A
Authority
KR
South Korea
Prior art keywords
instruction
control
predetermined
holding
command
Prior art date
Application number
KR1019920004045A
Other languages
English (en)
Inventor
가즈오 오까드
기미히로 스기노
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR920018578A publication Critical patent/KR920018578A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/24Loading of the microprogram
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802Instruction prefetching
    • G06F9/3808Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
    • G06F9/381Loop buffering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/325Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

내용 없음

Description

데이타 처리 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 디지탈 신호 처리 유니트의 1실시예의 블럭도,
제2도는 디지탈 신호 처리 유니트에 포함되는 제어 블럭이 다른 실시예를 도시한 블럭도,
제4도는 마이크로 ROM의 1예를 도시한 개략 설명도.

Claims (15)

  1. 하나의 반도체 기판에 형성된 데이타 처리 프로세서에 있어서, 여러개의 명령을 유지하는 제어 기억 수단, 상기 제어 기억 수단을 액세스로서, 소정의 순서로 명령을 리드하는 액세스수단, 적어도 1개의 명령을 여러 회수 반복하는 것을 지시하는 내부상태의 발생에 응답해서 적어도 상기 1개의 명령을 유지하는 유지수단, 공급된 명령에 따른 동작을 실행하는 실행수단 및 상기내부상태의 발생에 응답해서 상기 액세스 수단에 의한 상기 제어 기억수단으로의 액세스를 금지하고, 상기 유지수단에 유지되어 있는 명령을 소정 회수, 상기 실행 수단에 공급하는 제어 수단을 포함하는 데이타 처리 프로세서.
  2. 특허청구의 범위 제1항에 있어서, 상기 유지수단은 상기 제어 기억 수단에서 리드된 명령을 받고, 그 명령을 상기실행 수단에 공급하는 적어도 1개의 레지스터를 갖는 데이타 처리 프로세서.
  3. 특허청구의범위 제2항에 있어서, 상기 제어 기억 수단은 상기 내부상태의 발생을 지시하는 정보와 상기 소정회수를 나타내는 정보를 갖는 소정의 명령을 갖고, 상기제어 수단은 상기 소정의 명령에 응답해서 상기소정 회수가 셋트되고, 상기 적어도 1개의 명령의 실행 회수를 카운트하는 카운터를 갖는 데이타 처리 프로세서.
  4. 메모리, 상기 메모리내의 어드레스를 지시하는 포인터 및 상기 포인터에서 지시된 상기 메모리내의 소정 어드레스에서의 데이타를 소정의연산에 사용하는 연산 수단을 갖고, 하나의 반도체 기판에 형성된 데이타 처리 프로세서에 있어서, 여러개의 명령을 유지하는 제어 기억 수단, 상기 제어 기억 수단을 액세스해서 소정의 순서로 명령을 리드하는 액세스 수단, 상기 메모리내에서의 소정 어드레스의 데이타에 대해서 소정이연산을 지시하는 것의 적어도 1개의 소정 명령을 여러회 반복하는 것을 지시하는 내부상태의 발생에 응답해서 적어도 상기 1개의 소정 명령을 유지하는 유지수단, 명령을 해독하고, 상기 명령에 따라서 상기 연산 수단을 제어하기 위한 제어신호를 형성하는 해독수단 및 상기 내부 상태의 발생에 응답해서 상기 액세스 수단에 의한 상기 제어 기억 수단으로의 액세스를 금지하고, 상기 제어 기억 수단 대신에 상기 유지 수단에 유지되어 있는 상기 소정 명령을 상기 해독 수단에 공급하고, 상기 포인터의 값을 변화시키는 제어수단을 포함하는 데이타 처리 프로세서.
  5. 특허청구의 범위 제4항에 있어서, 상기 유지수단은 상기 제어 기억수단에서 리드된 명령을 받고, 그 명령을 상기 실행 수단에 공급하는 적어도 1개의 레지스터를 갖는 데이타 처리 프로세서.
  6. 특허청구의 범위 제5항에 있어서, 상기 제어 기억 수단은 상기 내부상태의 발생을 지시하는 정보와 적어도 상기 1개의 소정 명령을 실행하는 회수를 나타내는 정보를 갖는 반복 지시 명령을 갖고, 상기 제어 수단은 상기 반복 지시 명령에 응답해서 상기 회수가 셋트되고, 상기 적어도 1개의 소정 명령의 실행 회수를 카운트 하는 카운터와 상기 소정 명령의 실행마다 상기 포인터의 값을 변화시키는 수단을 갖는 데이타 처리 프로세서.
  7. 특허청구의 범위 제6항에 있어서, 상기 반복 지시 명령은 또 상기 포인터에 설정되어야할 값의 정보를 갖고, 상기 제어 수단은 상기 반복 지시 명령에 응답해서 상기 값정보의 값을 상기 포인터에 설정하는 수단을 갖는 데이타 처리 프로세서.
  8. 특허청구의 범위 제5항에 있어서, 상기 제어 기억 수단은 상기 내부상태의 발생을 지시하는 정보와 상기 포인터에 설정되어야할 값의 정보를 갖는 반복 지시 명령을 갖고, 상기 제어 수단은 상기 반복 지시 명령에 응답해서 상기 값 정보의 값을 상기 포인터에 설정하는 수단과 상기 소정 명령의 실행마다 상기포인터의 값을 변화시키는 수단을 갖는 데이타 처리 프로세서.
  9. 제어 기억을 내장하고, 상기 제어 기억에서 소정의 수순으로 명령을 리드해서 실행하고 있는 1칩화된 데이타 처리 프로세서에 있어서, 상기 제어 기억이 보유하는 특정의 명령을 반복 실행해야 할 내부 상태의 발생에 따라서 그 반복 실행해야할 명령을 유지하는 레지스터 및 상기 제어 기억의 액세스를 금지하고, 반복 실행해야할 명령을 상기 레지스터에서 반복 출력시키는 제어 수단을 포함하는 데이타 처리 프로세서.
  10. 특허청구의 범위 제9항에 있어서, 상기 레지스터는 상기 제어 기억에서 리드되는 명령을 유지하기 위한 인스트럭션 레지스터로서, 반복 실행시켜야 할 단수 또는 여러개의 명령을 병렬적으로 유지해서 얻는 수의 인스트럭션 레지스터를 갖고, 상기 제어수단은 반복 실행해야할 명령이 여러개일때, 그들의 명령을 각각 다른 인스트럭션 레지스터에 유지시켜서 유지된 명령을 순번으로 반복 선택하는 수단을 갖는 데이타 처리 프로세서.
  11. 특허청구의 범위 제9항에 있어서, 상기 제어 기억은 특정의 명령을 반복 실행해야할 내부상태를 발생시키기 위한 리프트 명령을 보유하고, 상기 데이타 처리 프로세서는 상기 리프트 명령을 해곡하는 것에 의해 명령의 반복 회수와 반복해야할 명령의수를 상기 제어 수단에 설정하기 위한 명령 해독 수단을 또 갖고, 상기 제어수단은 설정된 반복해야할 명령의 수에 해당하는 수의 명령을 상기 제어 기억에서 상기 레지스터로 리드해서 상기 제어기억의 액세스를 금지함과 동시에 상기 레지스터가 유지하는 명령을 필요한 회수만큼 반복적으로 상기 명령 해독 수단에 출력하는 수단을 갖는 데이타 처리 프로세서.
  12. 특허청구의 범위 제11항에 있어서, 또 반복 실행해야할 명령의 오퍼랜드 어드레스를 상기 명령의 반복 실행에 따라서 갱신해서 생성하는 어드레스 발생 수단을 갖고, 상기 명령 해독 수단은 상기 리피트 명령을 해독하는 것에 의해 상기 어드레스 발생 수단에 초기값을 설정하는 수단을 갖는 데이타 처리 프로세서.
  13. 특허청구의 범위 제12항에 있어서, 상기 제어 기억은 디지탈 신호 처리에 의해서 적응 필터를 실현하는 프로그램을 보유하는 데이타 처리 프로세서.
  14. 여러개의 명령을 보유하는 제어 기억을 내장하고, 상기 제어 기억에서 소정의 수순으로 명령을 리드해서 실행하고 있는 1칩화된 데이타 처리 프로세서에 있어서, 상기 제어 기억은 반복 실행되어야할 명령을 보유하는 제1 제어기억과 상기 반복 실행되어야할 명령을 제외한 명령을 보유하는 제 2제어 기억을 갖고, 상기 제2제어기억에서 리드된 명령에 따라서 얻어지고, 상기 제1 제어 기억이 보유하는 명령을 반복 실행해야할 내부 상태의 발생에 따라서 명령의 액세스 대상을 상기제2제어 기억에서 상기 제1제어 기억으로 전환하는 제어 수단을 포함하는 데이타 처리 프로세서.
  15. 특허청구의 범위 제14항에 있어서, 상기 제어 기억은 디지탈 신호 처리에 의해서 적응 필터를 실현하는 프로그램을 보유하는 데이타 처리 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004045A 1991-03-20 1992-03-12 데이타 처리 프로세서 KR920018578A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-081810 1991-03-20
JP3081810A JPH04293124A (ja) 1991-03-20 1991-03-20 データ処理プロセッサ

Publications (1)

Publication Number Publication Date
KR920018578A true KR920018578A (ko) 1992-10-22

Family

ID=13756852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004045A KR920018578A (ko) 1991-03-20 1992-03-12 데이타 처리 프로세서

Country Status (3)

Country Link
EP (1) EP0511484A3 (ko)
JP (1) JPH04293124A (ko)
KR (1) KR920018578A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500889B1 (ko) * 1996-09-23 2005-07-14 에이알엠 리미티드 데이터 처리장치에서의 레지스터 어드레싱

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998036351A1 (fr) * 1997-02-17 1998-08-20 Hitachi, Ltd. Processeur de donnees
FR2770659A1 (fr) * 1997-10-31 1999-05-07 Sgs Thomson Microelectronics Processeur de traitement perfectionne
US6125440A (en) * 1998-05-21 2000-09-26 Tellabs Operations, Inc. Storing executing instruction sequence for re-execution upon backward branch to reduce power consuming memory fetch
EP0992894A1 (en) * 1998-10-06 2000-04-12 Texas Instruments Inc. Apparatus and method for loop execution
EP1163577B1 (de) 1999-03-17 2003-11-26 Infineon Technologies AG Cachen kurzer programmschleifen innerhalb eines instruktions-fifos
EP1050804A1 (en) * 1999-05-03 2000-11-08 STMicroelectronics SA Execution of instruction loops
US6598155B1 (en) * 2000-01-31 2003-07-22 Intel Corporation Method and apparatus for loop buffering digital signal processing instructions
EP1117031B1 (en) * 2000-01-14 2007-07-11 Texas Instruments France Microprocessor with reduced power-consumption.
JP2002073330A (ja) 2000-08-28 2002-03-12 Mitsubishi Electric Corp データ処理装置
JP3704519B2 (ja) * 2000-09-28 2005-10-12 インテル・コーポレーション 命令解読のための複数のソース
US6748523B1 (en) 2000-11-02 2004-06-08 Intel Corporation Hardware loops
US6950929B2 (en) * 2001-05-24 2005-09-27 Samsung Electronics Co., Ltd. Loop instruction processing using loop buffer in a data processing device having a coprocessor
JP3900359B2 (ja) * 2001-08-22 2007-04-04 アデランテ テクノロジーズ ベスローテン フェンノートシャップ パイプライン化されたプロセッサ及び命令ループ実行方法
US7249248B2 (en) 2002-11-25 2007-07-24 Intel Corporation Method, apparatus, and system for variable increment multi-index looping operations
WO2012160794A1 (ja) * 2011-05-20 2012-11-29 日本電気株式会社 演算処理装置、演算処理方法
JP2017228213A (ja) * 2016-06-24 2017-12-28 富士通株式会社 演算処理装置及び演算処理装置の制御方法
GB2616037A (en) * 2022-02-24 2023-08-30 Xmos Ltd Looping instruction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466613A (en) * 1967-01-13 1969-09-09 Ibm Instruction buffering system
JPS5021821B1 (ko) * 1968-10-31 1975-07-25
JPS5556255A (en) * 1978-10-23 1980-04-24 Ibm Data processing system
JP2675779B2 (ja) * 1987-01-12 1997-11-12 沖電気工業株式会社 命令解読装置
EP0374419A3 (en) * 1988-12-21 1991-04-10 International Business Machines Corporation Method and apparatus for efficient loop constructs in hardware and microcode
US5440749A (en) * 1989-08-03 1995-08-08 Nanotronics Corporation High performance, low cost microprocessor architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500889B1 (ko) * 1996-09-23 2005-07-14 에이알엠 리미티드 데이터 처리장치에서의 레지스터 어드레싱

Also Published As

Publication number Publication date
EP0511484A2 (en) 1992-11-04
EP0511484A3 (en) 1994-05-11
JPH04293124A (ja) 1992-10-16

Similar Documents

Publication Publication Date Title
KR920018578A (ko) 데이타 처리 프로세서
EP0315275A2 (en) Flexible asic microcomputer
KR900008394A (ko) 데이터 처리장치
JPS62180427A (ja) プログラム制御回路
RU2005137695A (ru) Предикативная команда в системе обработки данных
KR920022117A (ko) 메모리 억세스 장치
KR970002618A (ko) 프로세서
KR930002930A (ko) 고속 병렬 마이크로코드 프로그램 제어기
RU99108433A (ru) Адресация регистров в устройстве обработки данных
EP3329361B1 (en) Vector operand bitsize control
KR970066888A (ko) 불 휘발성 메모리를 사용한 마이크로컴퓨터
KR930008604A (ko) 마이크로프로세서 및 그의 제어 방법
KR940004440A (ko) 데이타처리장치
KR940000980A (ko) 프로그램어블 로직 콘트롤러용 고속 래더명령 처리장치
US6564312B1 (en) Data processor comprising an arithmetic logic unit
US20020156992A1 (en) Information processing device and computer system
JPH03271829A (ja) 情報処理装置
KR940007692A (ko) 데이타 처리장치 및 데이타 처리방법
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
JPS6398735A (ja) マイクロ制御装置
JPH0855204A (ja) Cpu付きicカード及びcpu付きicカードに於けるアクセス可能アドレス制限方法
JPS60258647A (ja) 条件分岐制御回路
KR900002602B1 (ko) 마이크로 프로그램 제어장치
JPH0353321A (ja) 情報処理装置
KR950033821A (ko) 트레이스장치 및 이것을 사용한 에뮬레이터

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid