KR930008604A - 마이크로프로세서 및 그의 제어 방법 - Google Patents

마이크로프로세서 및 그의 제어 방법 Download PDF

Info

Publication number
KR930008604A
KR930008604A KR1019920018528A KR920018528A KR930008604A KR 930008604 A KR930008604 A KR 930008604A KR 1019920018528 A KR1019920018528 A KR 1019920018528A KR 920018528 A KR920018528 A KR 920018528A KR 930008604 A KR930008604 A KR 930008604A
Authority
KR
South Korea
Prior art keywords
memory
microprocessor
control
address
micro
Prior art date
Application number
KR1019920018528A
Other languages
English (en)
Inventor
데루미 사와세
야스시 아까오
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR930008604A publication Critical patent/KR930008604A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

실시간 연산을 위한 고속 프로그램 처리 및 복잡한 대규모 프로그램 처리를 실행할 수 있는 마이크로프로세서 및 그의 제어 방법으로서, 서브 프로그램의 순차적인 동작때문에, 프로세서가 입력 신호에 신속히 응답할 필요가 있는 고속 실시간 처리를 이 프로세서가 실행하기는 곤란하고, 마이크로 컴퓨터가 두개의 프로세서로 이루어져서 회로규모가 크게 되는 것을 해소하기 위해서, 마이크로프로세서는 매크로명령에 관한 마이크로프로그램을 실행하는 제1의 부분 및 매크로명령에 독립한 마이크로프로그램을 실행하는 제2의 부분을 구비하고 제1및 제2의 부분은 시분할 제어하에서 선택적으로 동작되고, 마이크로프로세서의 제어 방법은 여러개의 마이크로어드레스 레지스터내의 어느 하나의 레지스터 또는 매크로명령레지스터를 선택하고, 선택한 레지스터의 내용을 마이크로명령 메모리에 액세스하기 위한 어드레스로서 마이크로명령 메모리에 부여하고, 어드레스에 의해 마이크로명령 메모리에서 리드된 마이크로 명령에 따라 처리를 실행하여, 다음 매크로명령 어드레스 또는 다음 마이크로명령 어드레스를 생성하고, 다음 매크로명령 어드레스로 액세스해서 매크로명령 메모리에서 다음 매크로 명령을 리드하고, 매크로명령 레지스터에 유지시키고, 여러개의 마이크로어드레스 레지스터내의 하나를 선택하고, 다음 마이크로명령 어드레스를 선택한 마이크로명령 레지스터에 유지시켜, 선택 동작을 시분할 제어한다.
이러한 마이크로프로세서 및 그의 제어 방법을 사용하는 것에 의해 실시간 동작을 위한 고속 프로그램 처리 및 대규모 프로그램 처리를 실행할 수 있고, 단일 프로세서에 의한 소규모 회로 구조로도 구성할 수 있으며, 선택제어 유니트의 동작의 프로그램 제어를 통해, 특정한 적용 시스템 처리에 최적한 시퀀스를 실행할 수 있다.

Description

마이크로프로세서 및 그의 제어 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 마이크로프로세서의 블럭도,
제2도는 시분할 제어 회로, 마이크로어드레스제어 회로 및 그의 주변 회로의 블럭도,
제3도는 제1의 실시예에 따른 인터페이스 회로 및 그의 주변 회로의 블럭도.

Claims (38)

  1. 매크로명령에 관련된 마이크로프로그램을 실행하는 제1의 수단, 상기 매크로명령과는 독립한 마이크로프로그램을 실행하는 제2의 수단과, 상기 제1의 수단 및 상기 제2의 수단의 동작을 시분할적으로 제어하는 수단을 포함하는 마이크로프로세서.
  2. 마이크로어드레스를 유지하는 여러개의 마이크로어드레스 레지스터, 매크로명령을 유지하는 매크로명령레지스터, 여러개의 마이크로명령을 저장하는 마이크로명령 메모리, 여러개의 매크로명령을 저장하는 매크로명령 메모리, 상기 마이크로어드레스 레지스터 또는 상기 매크로명령 레지스터중의 어느 하나를 선택하고, 상기 마이크로명령 메모리의 어드레스로서 사용하기 위한 선택된 레지스터의 내용을 리드하는 멀티플렉서, 상기 어드레스에 따라 상기 마이크로명령 메모리에서 리드된 마이크로명령에 따른 처리를 실행하고, 다음 매크로명령 어드레스 또는 다음 마이크로명령 어드레스를 발생하는 마이크로명령 실행 수단, 다음 매크로명령을 리드하기 위해 상기 다음 매크로명령 어드레스에 따라 상기 매크로명령 메모리가 액세스되게 하고, 상기 다음 매크로명령을 상기 매크로명령 레지스터에 로드하는 매크로명령 리드제어 수단, 상기 마이크로어드레스 레지스터중의 하나를 선택하고 상기 다음 마이크로명령 어드레스를 선택된 마이크로명령 레지스터에 로드하는 셀렉터와, 상기 멀티플렉서 및 상기 셀렉터의 선택 동작을 제어하는 선택 제어 수단을 포함하는 마이크로프로세서.
  3. 특허청구의 범위 제2항에 있어서, 상기 선택 제어 수단은 상기 선택 동작의 순서를 결정하는 프로그램을 저장하는 제어 메모리를 구비하는 마이크로프로세서.
  4. 특허청구의 범위 제2항에 있어서, 상기 선택 제어 수단은 파이프라인 제어를 실행하기 위해 상기 선택 제어하는 수단을 포함하는 마이크로프로세서.
  5. 특허청구의 범위 제3항에 있어서, 상기 선택 제어 수단은 파이프라인 제어를 실행하기 위해 상기 선택 동작을 제어하는 수단을 포함하는 마이크로프로세서.
  6. 특허청구의 범위 제4항에 있어서, 마이크로명령에 따른 동작 사이클이 마이크로명령에 마르지 않는 처리와 독립적으로 실행될 수 있는 사이클의 제1군과 독립적으로 실행될 수 없는 사이클의 제2군으로 나누어질 때, 상기마이크로명령 실행 수단은 상기 제2군의 각 사이클에 대해서 파이프라인 제어를 실행하고, 상기 제1군의 각 사이클을 독립적으로 제어하는 마이크로프로세서.
  7. 특허청구의 범위 제5항에 있어서, 마이크로명령에 따른 처리의 연산 사이클이 마이크로명령에 따르지 않는 처리와 독립적으로 실행될 수 있는 사이클의 제1군과 독립적으로 실행될 수 없는 사이클의 제2군으로 나누어질때 상기 마이크로명령 실행 수단은상기 제2군의 각 사이클에 대해서 파이프라인 제어를 실행하고, 상기 제1군의 각 사이클을 독립적으로 제어하는 마이크로프로세서.
  8. 특허청구의 범위 제2항에 있어서, 상기 마이크로명령 메모리는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  9. 특허청구의 범위 제3항에 있어서, 상기 마이크로명령 메모리는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  10. 특허청구의 범위 제4항에 있어서, 상기 마이크로명령 메모리는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  11. 특허청구의 범위 제5항에 있어서, 상기 마이크로명령 메모리는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  12. 특허청구의 범위 제6항에 있어서, 상기 마이크로명령 메모리는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  13. 특허청구의 범위 제7항에 있어서, 상기 마이크로 명령 메모리는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  14. 특허청구의 범위 제3항에 있어서, 상기 제어 메모리는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  15. 제1의 제어 데이타를 저장하는 제1의 메모리 수단 및 상기 제1의 제어 데이타에 따른 제어에 사용되는 제2의 제어 데이타를 저장하는 제2의 메모리 수단을 구비하는 제1의 제어 수단, 상기 제1의 메모리 수단에서 상기 제1의제어 데이타를 리드하고 상기 제1의 제어 수단에 데이타를 전달하는 실행 수단과 제3의 제어 데이타를 저장하는 제3의 메모리 수단을 구비하는 제2의 제어 수단을 포함하며, 상기 제l의 제어 수단은 상기 실행 수단에 의해 마련된 제1의 제어 데이타에 따른 제어에 사용되는 제2의 제어 데이타에 따라 상기 실행 수단을 제어하고, 상기 제2의 제어 수단은 상기 제3의 메모리 수단에서 구한 제 3의 제어 데이타에 따라 상기 제1의 제어 수단에 의한 상기실행 수단의 제어의 동작 사이클을 제어하는 마이크로프로세서.
  16. 특허청구의 범위 제15항에 있어서, 상기 제1의 제어 수단은 상기 제2의 메모리 수단에서 상기 제2의 제어 데이타를 리드하는데 사용되는 어드레스 정보를 유지하는 여러개의 어드레스 레지스터를 구비하고, 상기 실행수단에 의해 마련 상기 제1의 제어 데이타는 상기 어드레스 레지스터중에서 제1의 어드레스 레지스터에 유지되는 마이크로프로세서.
  17. 특허청구의 범위 제16항에 있어서, 상기 실행 수단은 상기 제2의 메모리 수단에서 상기 제2의 제어 데이타를 리드하는데 사용되는 어드레스 정보를 발생하고, 상기 제1의 제어 수단은 상기 어드레스 레지스터중의 상기 제1의 어드레스 레지스터와는 다른 어드레스 레지스터에 상기 어드레스 정보를 유지하는 레지스터 선택 수단을 구비하는 마이크로프로세서.
  18. 특허청구의 범위 제15항에 있어서, 상기 제2의 메모리 수단은상기 제1의 제어 데이타와 관련해서 액세스되는 제1의 메모리 영역 및 상기 제1의 제어 데이타와 무관하게 액세스되는 제2의 메모리 영역을 갖는 마이크로프로세서.
  19. 특허청구의 범위 제16항에 있어서, 상기 제2의 메모리 수단은 상기 제1의 제어 데이타와 관련해서 액세스되는 제1의 메모리 영역 및 상기 제1의 제어 데이타와 무관하게 액세스되는 제2의 메모리 영역을 갖는 마이크로프로세서.
  20. 특허청구의 범위 제17항에 있어서, 상기 제2의 메모리 수단은 상기 제1의 제어 데이타와 관련해서 액세스되는 제1의 메모리 영역 및 상기 제1의 제어 데이타와 무관하게 액세스되는 제2의 메모리 영역을 갖는 마이크로프로세서.
  21. 특허청구의 범위 제15항에 있어서, 상기 제2의 메모리 수단 및 상기 제3의 메모리 수단중의 적어도 하나는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  22. 특허청구의 범위 제16항에 있어서, 상기 제2의 메모리 수단 및 상기 제3의 메모리 수단중의 적어도 하나는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  23. 특허청구의 범위 제17항에 있어서, 상기 제2의 메모리 수단 및 상기 제3의 메모리 수단중의 적어도 하나를 프로그램머블 메모리를 포함하는 마이크로프로세서.
  24. 특허청구의 범위 제18항에 있어서, 상기 제2의 메모리 수단 및 상기 제3의 메모리 수단중의 적어도 하나는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  25. 특허청구의 범위 제19항에 있어서, 상기 제2의 메모리 수단 및 상기 제3의 메모리 수단중의 적어도 하나는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  26. 특허청구의 범위 제20항에 있어서, 상기 제2의 메모리 수단 및 상기 제3의 메모리 수단중의 적어도 하나는 프로그램머블 메모리를 포함하는 마이크로프로세서.
  27. 특허청구의 범위 제15항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  28. 특허청구의 범위 제16항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 희로장치에 형성되는 마이크로프로세서.
  29. 특허청구의 범위 제17항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  30. 특허청구의 범위 제18항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  31. 특허청구의 범위 제19항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  32. 특허청구의 범위 제20항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  33. 특허청구의 범위 제21항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  34. 특허청구의 범위 제22항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  35. 특허청구의 범위 제23항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  36. 특허청구의 범위 제24항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  37. 특허청구의 범위 제25항에 있어서, 상기 제1의 메모리 수단 및 상기 제1의 제어 수단은 분리된 반도체 회로장치에 형성되는 마이크로프로세서.
  38. 마이크로어드레스를 유지하는 여러개의 마이크로어드레스 레지스터, 매크로명령을 유지하는 매크로명령레지스터, 여러개의 마이크로명령을 저장하는 마이크로명령 메모리 및 여러개의 매크로명령을 저장하는 매크로명령 메모리를 포함하는 마이크로프로세서의 제어 방법에 있어서, (a) 상기 마이크로어드레스 레지스터 또는 상기 매크로명령 레지스터중의 어느 하나를 선택하여, 상기 마이크로메모리의 어드레스로서 사용하기 위해 선택된 레지스터의 내용을 리드하는 스텝, (b) 상기 어드레스에 따라 상기 마이크로명령 메모리에서 리드된 마이크로명령에 따라 처리를 실행하여, 다음 매크로명령 어드레스 또는 다음 마이크로명령 어드레스를 발생하는 스텝, (C) 다음 매크로명령을 리드하기 위해 상기 다음 매크로명령 어드레스에 따라 상기 매크로명령 메모리가 액세스되게 하여 상기 다음 매크로명령을 상기 매크로명령 레지스터에 로드하는 스텝, (d) 상기 마이크로어드레스 레지스터중의 하나를 선택하여 선택된 레지스터에 상기 다음 마이크로명령 어드레스를 로드하는 스텝과 (e) 상기 스텝(a) 및 (d)의 선택 동작을 시분할적으로 제어하는 스텝을 포함하는 마이크로프로세서의 제어 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018528A 1991-10-16 1992-10-09 마이크로프로세서 및 그의 제어 방법 KR930008604A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3267790A JPH05108341A (ja) 1991-10-16 1991-10-16 マイクロプロセツサ
JP91-267790 1991-10-16

Publications (1)

Publication Number Publication Date
KR930008604A true KR930008604A (ko) 1993-05-21

Family

ID=17449633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018528A KR930008604A (ko) 1991-10-16 1992-10-09 마이크로프로세서 및 그의 제어 방법

Country Status (3)

Country Link
US (1) US5410658A (ko)
JP (1) JPH05108341A (ko)
KR (1) KR930008604A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091132A (ko) * 2000-03-13 2001-10-23 구자홍 마이크로 프로세서의 데이터 연산 처리기
KR100488536B1 (ko) * 1997-08-21 2005-08-24 삼성전자주식회사 마이크로프로세서제어회로
WO2016093484A1 (ko) * 2014-12-10 2016-06-16 삼성전자 주식회사 매크로 명령어를 처리하는 방법 및 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097434B2 (ja) 1994-01-25 2000-10-10 ヤマハ株式会社 効果付加用ディジタル信号処理装置
US6199152B1 (en) 1996-08-22 2001-03-06 Transmeta Corporation Translated memory protection apparatus for an advanced microprocessor
US7120783B2 (en) * 1999-12-22 2006-10-10 Ubicom, Inc. System and method for reading and writing a thread state in a multithreaded central processing unit
US7308686B1 (en) 1999-12-22 2007-12-11 Ubicom Inc. Software input/output using hard real time threads
AU2597401A (en) * 1999-12-22 2001-07-03 Ubicom, Inc. System and method for instruction level multithreading in an embedded processor using zero-time context switching
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7010612B1 (en) 2000-06-22 2006-03-07 Ubicom, Inc. Universal serializer/deserializer
US6684342B1 (en) 2000-06-22 2004-01-27 Ubicom, Inc. Apparatus and method of dynamic and deterministic changes in clock frequency for lower power consumption while maintaining fast interrupt handling
US7047396B1 (en) 2000-06-22 2006-05-16 Ubicom, Inc. Fixed length memory to memory arithmetic and architecture for a communications embedded processor system
US6654646B2 (en) * 2000-12-13 2003-11-25 Lucent Technologies Inc. Enhanced memory addressing control
US7822950B1 (en) 2003-01-22 2010-10-26 Ubicom, Inc. Thread cancellation and recirculation in a computer processor for avoiding pipeline stalls
US9329865B2 (en) * 2013-06-11 2016-05-03 Intel Corporation Context control and parameter passing within microcode based instruction routines

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320453A (en) * 1978-11-02 1982-03-16 Digital House, Ltd. Dual sequencer microprocessor
US4342078A (en) * 1979-05-21 1982-07-27 Motorola, Inc. Instruction register sequence decoder for microprogrammed data processor and method
US4841434A (en) * 1984-05-11 1989-06-20 Raytheon Company Control sequencer with dual microprogram counters for microdiagnostics
KR860007588A (ko) * 1985-03-25 1986-10-15 미쓰다 가쓰시게 데이터 처리장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488536B1 (ko) * 1997-08-21 2005-08-24 삼성전자주식회사 마이크로프로세서제어회로
KR20010091132A (ko) * 2000-03-13 2001-10-23 구자홍 마이크로 프로세서의 데이터 연산 처리기
WO2016093484A1 (ko) * 2014-12-10 2016-06-16 삼성전자 주식회사 매크로 명령어를 처리하는 방법 및 장치
US10564971B2 (en) 2014-12-10 2020-02-18 Samsung Electronics Co., Ltd. Method and apparatus for processing macro instruction using one or more shared operators

Also Published As

Publication number Publication date
US5410658A (en) 1995-04-25
JPH05108341A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
US4325116A (en) Parallel storage access by multiprocessors
KR930008604A (ko) 마이크로프로세서 및 그의 제어 방법
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
JPS6114535B2 (ko)
JP2004516548A5 (ko)
KR860003552A (ko) 마이크로 프로그램 가능 시스템
US4396979A (en) Microprocessor with improved arithmetic logic unit data path
SE7701783L (sv) Mikroprogramstyranordning
JPS6019028B2 (ja) 情報処理装置
JPS63228225A (ja) ディジタルコンピュータシステム
JPH01274267A (ja) 同期化方法
US5893928A (en) Data movement apparatus and method
JP2005038203A (ja) メモリ制御方法及び装置
JP2619425B2 (ja) シーケンスコントローラ
JPS62197831A (ja) デ−タ処理装置
JPH01261758A (ja) コンピュータ装置
JPH0552535B2 (ko)
KR940006829B1 (ko) 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서
JPS62245439A (ja) シンボリツク処理システムおよび方法
KR930010775A (ko) 화상 처리 장치
JPH03273356A (ja) マイクロプロセッサ及びマルチプロセッサシステム
JPS5614351A (en) Data processing system
JPS58114250A (ja) 共有マイクロプロセツサ
JPS607295B2 (ja) デ−タ処理装置
JPH02110636A (ja) タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid