KR930018378A - 캐쉬 메모리 시스템의 성능최적화 방법 및 장치 - Google Patents

캐쉬 메모리 시스템의 성능최적화 방법 및 장치 Download PDF

Info

Publication number
KR930018378A
KR930018378A KR1019930002918A KR930002918A KR930018378A KR 930018378 A KR930018378 A KR 930018378A KR 1019930002918 A KR1019930002918 A KR 1019930002918A KR 930002918 A KR930002918 A KR 930002918A KR 930018378 A KR930018378 A KR 930018378A
Authority
KR
South Korea
Prior art keywords
cache
registers
command
data
decoding
Prior art date
Application number
KR1019930002918A
Other languages
English (en)
Other versions
KR100242484B1 (ko
Inventor
씨. 모이어 윌리암
에이치. 아렌즈 죤
이. 화이트 크리스토퍼
이. 디펜도르프 케이쓰
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR930018378A publication Critical patent/KR930018378A/ko
Application granted granted Critical
Publication of KR100242484B1 publication Critical patent/KR100242484B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/383—Operand prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6028—Prefetching based on hints or prefetch instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 데이타프로세서(20)의 캐쉬메모리에 관해서 더 많은 사용자 제어권을 허용하는 회로를 제공한다. 특히, 캐쉬제어명령들이 이행되어 데이타 캐쉬유닛(24)의 데이타 캐쉬(54)에서의 처치적재, 플러쉬 할당 동작을 실행한다. 제어명령은 명령 캐쉬유닛(26)과 순차기(34) 모두에 의해 복호화되어 필요한 제어 및 주소정보를 적재/기억 유닛(28)으로 제공한다. 적개/기억 유닛(28)은 각 명령의 수행을 배열하여 적당한 시점에 필요한 제어 및 주소정보를 데이타 캐쉬 유닛(24)으로 제공한다. 캐쉬제어논리(60)는 이어서 주소 및 제어정보 모두를 신호처리 하여, 각 캐쉬제어 명령을 수행하는데 필요한 외부 신호를 제공한다. 또한, 캐쉬제어논리(60)는, 외부 전달코드 신호를 제공하여, 사용자가 캐쉬 트랜잭션이 실행될 시기를 알수 있도록 해준다.

Description

캐쉬 메모리 시스템의 성능최적화 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 데이타 캐쉬 유닛을 구비하는 데이타 처리 시스템의 블럭도, 제2도는 제1도의 적재/기억 유닛의 블럭도, 제3도는 제1도의 데이타 캐쉬 유닛의 블럭도.

Claims (4)

  1. 캐쉬메모리를 구비하는 데이타프로세서에 있어서, 명령을 수신하는 인터페이스수단과; 다수의 레지스터를 구비하는 레지스터파일과; 상기 인터페이스 수단과 연결되고, 상기 명령의 제1부분을 복호화하여 제어신호를 제공하며, 상기 명령의 제2부분을 복호화하여상기 다수 레지스터중 한 레지스터를 표시하는 명령 복호수단과; 상기 명령복호수단과 연결되어, 상기 제어신호와, 상기 명령의 상기 제2부분에 의해 표시된 상기 다수 레지스터중 한 레지스터 모두에 응답하여 제1동작을 수행하고, 상기 다수 레지스터중 상기 한 레지스터가 상기 다수 레지스터의 제1부분에 포함되어 있는 경우에만 상기 제1동작을 수행하는 수행수단과; 상기 명령복호수단과 연결되어 상기 명령의 제3부분에 응답하여 상기 캐쉬메모리로 접근하는 캐쉬접근 수단 및 ;상기 명령복호 수단과 연결되어, 상기 제어신호와, 상기 명령의 상기 제2부분에 의해 표시된 상기 다수 레지스터중 한 레지스터 모두에 응답하여, 제2동작을 수행하고, 상기 다수레지스터중 상기 한 레지스터가 상기 다수레지스터의 제2부분에 포함되어있는 부분에만 상기 제2동작을 수행하는 캐쉬제어 수단을 포함하는 것을 특징으로하는 데이타 프로세서.
  2. 캐쉬메모리를 구비하는 데이타프로세서에 있어서, 적재명령을 수신하는 인터페이스수단과; 다수레지스터를 구비하는 레지스터 파일과; 상기 인터페이스 수단과 연결되고, 상기 적재명령의 제1부분을 복호화하여 적재제어신호를 제공하며, 상기 적재명령의 제2부분을 복호화하여 상기 다수레지스터중 한 레지스터를 표시하는 명령 복호수단과; 상기 명령 복호수단과 연결되고, 적재명령을 수행하여, 상기 적재제어신호와, 상기 적재명령의 상기 제2부분에 의해 표시된 상기 다수 레지스터중 상기 한 레지스터 모두에 응답하여, 데이타값을 상기 다수레지스터중 상기 한 레지스터로 적재시키고, 상기 다수레지스터중 상기 한 레지스터가 상기 다수레지스터의 제1부분에 포함되어 있을 경우에만 상기 적재동작을 수행하는 수행수단과; 상기 명령복호수단과 연결되고, 상기 적재명령의 제3부분에 응답하여 상기 캐쉬메모리에 접근하는 캐쉬접근 수단 및; 상기 명령 복호수단과 연결되어 상기 적재제어 신호와, 상기 적재 명령의 상기 제2부분에 의해 표시된 상기 다수 레지스터중 상기 한 레지스터 모두에 응답하여 캐쉬제어 동작을 수행하고, 상기 다수레지스터중 상기 한 레지스터가 상기 다수 레지스터의 제2부분에 포함되어 있는 경우에만 상기 캐쉬제어 동작을 수행하는 캐쉬제어수단을 구비하는 것을 특징으로 하는 데이타 프로세서.
  3. 캐쉬메모리를 구비하는 데이타 프로세서에 있어서, 상기 데이타프로세서와, 상기 데이타프로세서의 외부에 있는 자원사이에서, 다수의 데이타처리 동작을 수행하기 위해 제공된 다수의 데이타 및 제어신호를 상호 통신하는 인터페이스 수단과; 상기 인터페이스 수단과 연결되고, 상기 다수의 데이타 및 제어신호를 수신하며, 상기 다수의 데이타 및 제어신호를 복호화하여 상기 다수의 데이타처리 동작중 상기한 데이타처리 동작을 실행하는 명령복호수단과; 상기 명령 복호수단과 연결되고, 상기 다수의 데이타처리 동작의 제1부분을 수행하는 수행수단과; 상기 캐쉬 메모리에 접근하는 다수의 데이타 처리동작의 제2부분을 수행하는 캐쉬접근 수단 및; 상기 캐쉬접근 수단과 연결된 입력부 및, 상기 인터페이스 수단과 연결된 양방향 단자부를 구비하고, 상기 다수의 데이타처리 동작의 상기 제2부분에 응답하여, 다수의 외부캐쉬 동작정보 신호를 상기 인터페이스수단으로 제공하는 캐쉬제어 회로를 포함하는 것을 특징으로 하는 데이타프로세서.
  4. 캐쉬메모리 및 외부장치가 달린 제1데이타 프로세서를 구비하는 데이타 처리시스템에 있어서, 다수의 데이타처리 동작과 관련있는 다수의 데이타 및 제어신호를 수신하는 단계와; 상기 다수의데이타 및 제어신호를 복호화하여 상기 데이타처리 동작의 수행을 초기화하는 단계와; 상기 다수의 데이타처리 동작중 상기한 데이타처리 동작의 제2부분을 수행하여, 상기 캐쉬 메모리의 상기 주소 및 상기 다수의 명령제어신호 모두에 응답해서 상기 캐쉬메모리로 접근하는 단계 및; 상기 다수의 데이타처리 동작에 응답하여 다수의 외부캐쉬 동작정보 신호를 상기 외부장치로 제공하는 단계를 포함하는 것을 특징으로 제1데이타프로세서의 캐쉬메모리 동작 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930002918A 1992-02-28 1993-02-27 캐쉬 메모리 시스템의 성능 최적화 방법 및 장치 KR100242484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/844,011 US5375216A (en) 1992-02-28 1992-02-28 Apparatus and method for optimizing performance of a cache memory in a data processing system
US844,011 1992-02-28

Publications (2)

Publication Number Publication Date
KR930018378A true KR930018378A (ko) 1993-09-21
KR100242484B1 KR100242484B1 (ko) 2000-02-01

Family

ID=25291545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002918A KR100242484B1 (ko) 1992-02-28 1993-02-27 캐쉬 메모리 시스템의 성능 최적화 방법 및 장치

Country Status (5)

Country Link
US (1) US5375216A (ko)
EP (4) EP1286269A3 (ko)
JP (1) JP3285644B2 (ko)
KR (1) KR100242484B1 (ko)
DE (3) DE69332663T2 (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2270791B (en) * 1992-09-21 1996-07-17 Grass Valley Group Disk-based digital video recorder
GB2273181A (en) * 1992-12-02 1994-06-08 Ibm Cache/non-cache access control.
US5524225A (en) * 1992-12-18 1996-06-04 Advanced Micro Devices Inc. Cache system and method for providing software controlled writeback
CA2121852A1 (en) * 1993-04-29 1994-10-30 Larry T. Jost Disk meshing and flexible storage mapping with enhanced flexible caching
US5630095A (en) * 1993-08-03 1997-05-13 Motorola Inc. Method for use with a data coherency protocol allowing multiple snoop queries to a single snoop transaction and system therefor
US5848432A (en) 1993-08-05 1998-12-08 Hitachi, Ltd. Data processor with variable types of cache memories
US5802574A (en) * 1993-12-28 1998-09-01 Intel Corporation Method and apparatus for quickly modifying cache state
US5832534A (en) * 1994-01-04 1998-11-03 Intel Corporation Method and apparatus for maintaining cache coherency using a single controller for multiple cache memories
TW233354B (en) * 1994-03-04 1994-11-01 Motorola Inc Data processor with memory cache and method of operation
US6279099B1 (en) * 1994-04-29 2001-08-21 Sun Microsystems, Inc. Central processing unit with integrated graphics functions
US5669014A (en) * 1994-08-29 1997-09-16 Intel Corporation System and method having processor with selectable burst or no-burst write back mode depending upon signal indicating the system is configured to accept bit width larger than the bus width
JP3713312B2 (ja) * 1994-09-09 2005-11-09 株式会社ルネサステクノロジ データ処理装置
US5651134A (en) * 1994-10-26 1997-07-22 Ncr Corporation Method for configuring a cache memory to store only data, only code, or code and data based on the operating characteristics of the application program
US5887152A (en) * 1995-04-12 1999-03-23 Advanced Micro Devices, Inc. Load/store unit with multiple oldest outstanding instruction pointers for completing store and load/store miss instructions
US5802588A (en) * 1995-04-12 1998-09-01 Advanced Micro Devices, Inc. Load/store unit implementing non-blocking loads for a superscalar microprocessor and method of selecting loads in a non-blocking fashion from a load/store buffer
US5774685A (en) * 1995-04-21 1998-06-30 International Business Machines Corporation Method and apparatus for biasing cache LRU for prefetched instructions/data based upon evaluation of speculative conditions
JP2902976B2 (ja) * 1995-06-19 1999-06-07 株式会社東芝 キャッシュフラッシュ装置
EP0752645B1 (en) 1995-07-07 2017-11-22 Oracle America, Inc. Tunable software control of Harvard architecture cache memories using prefetch instructions
EP0752644A3 (en) * 1995-07-07 2001-08-22 Sun Microsystems, Inc. Memory management unit incorporating prefetch control
US5751811A (en) * 1995-08-30 1998-05-12 Magnotti; Joseph C. 32N +D bit key encryption-decryption system using chaos
US6192449B1 (en) 1996-04-12 2001-02-20 Motorola, Inc. Apparatus and method for optimizing performance of a cache memory in a data processing system
US5765190A (en) * 1996-04-12 1998-06-09 Motorola Inc. Cache memory in a data processing system
US5964863A (en) * 1996-04-15 1999-10-12 Motorola, Inc. Method and apparatus for providing pipe fullness information external to a data processing system
US5835946A (en) * 1996-04-18 1998-11-10 International Business Machines Corporation High performance implementation of the load reserve instruction in a superscalar microprocessor that supports multi-level cache organizations
DE19711322A1 (de) * 1997-03-18 1998-02-26 Siemens Ag Schaltungsanordnung mit einem Prozessor
US5943684A (en) * 1997-04-14 1999-08-24 International Business Machines Corporation Method and system of providing a cache-coherency protocol for maintaining cache coherency within a multiprocessor data-processing system
US6202130B1 (en) 1998-04-17 2001-03-13 Motorola, Inc. Data processing system for processing vector data and method therefor
US6240490B1 (en) 1998-07-20 2001-05-29 International Business Machines Corporation Comprehensive multilevel cache preloading mechanism in a multiprocessing simulation environment
US6978357B1 (en) * 1998-07-24 2005-12-20 Intel Corporation Method and apparatus for performing cache segment flush and cache segment invalidation operations
DE69919992T2 (de) * 1999-06-09 2005-01-20 Texas Instruments Inc., Dallas Verteilter Speicher mit programmierbarer Grösse
US6725341B1 (en) * 2000-06-28 2004-04-20 Intel Corporation Cache line pre-load and pre-own based on cache coherence speculation
JP3973129B2 (ja) * 2000-07-19 2007-09-12 株式会社日立製作所 キャッシュメモリ装置及びそれを用いた中央演算処理装置
US7420929B1 (en) 2002-07-02 2008-09-02 Juniper Networks, Inc. Adaptive network flow analysis
US7251215B1 (en) 2002-08-26 2007-07-31 Juniper Networks, Inc. Adaptive network router
US7062610B2 (en) * 2002-09-30 2006-06-13 Advanced Micro Devices, Inc. Method and apparatus for reducing overhead in a data processing system with a cache
US7155572B2 (en) * 2003-01-27 2006-12-26 Advanced Micro Devices, Inc. Method and apparatus for injecting write data into a cache
US7334102B1 (en) 2003-05-09 2008-02-19 Advanced Micro Devices, Inc. Apparatus and method for balanced spinlock support in NUMA systems
US7194582B1 (en) 2003-05-30 2007-03-20 Mips Technologies, Inc. Microprocessor with improved data stream prefetching
US7177985B1 (en) * 2003-05-30 2007-02-13 Mips Technologies, Inc. Microprocessor with improved data stream prefetching
CN100424658C (zh) * 2003-11-18 2008-10-08 松下电器产业株式会社 高速缓冲存储器及其控制方法
US9032095B1 (en) 2004-01-06 2015-05-12 Juniper Networks, Inc. Routing device having multiple logical routers
US20070204107A1 (en) * 2004-02-24 2007-08-30 Analog Devices, Inc. Cache memory background preprocessing
JP4246672B2 (ja) 2004-06-03 2009-04-02 株式会社リコー 画像形成装置および画像形成装置制御方法
US8112584B1 (en) * 2004-06-28 2012-02-07 Cisco Technology, Inc Storage controller performing a set of multiple operations on cached data with a no-miss guarantee until all of the operations are complete
US7546635B1 (en) 2004-08-11 2009-06-09 Juniper Networks, Inc. Stateful firewall protection for control plane traffic within a network device
JP4090497B2 (ja) 2005-04-08 2008-05-28 松下電器産業株式会社 キャッシュメモリシステム及びその制御方法
US20060277396A1 (en) * 2005-06-06 2006-12-07 Renno Erik K Memory operations in microprocessors with multiple execution modes and register files
US7376807B2 (en) * 2006-02-23 2008-05-20 Freescale Semiconductor, Inc. Data processing system having address translation bypass and method therefor
US7401201B2 (en) * 2006-04-28 2008-07-15 Freescale Semiconductor, Inc. Processor and method for altering address translation
US7747737B1 (en) 2006-05-12 2010-06-29 Juniper Networks, Inc. Network device having service card for dynamic flow capture and monitoring of packet flows
US7633944B1 (en) 2006-05-12 2009-12-15 Juniper Networks, Inc. Managing timeouts for dynamic flow capture and monitoring of packet flows
US7555605B2 (en) * 2006-09-28 2009-06-30 Freescale Semiconductor, Inc. Data processing system having cache memory debugging support and method therefor
US7831800B2 (en) * 2007-05-17 2010-11-09 Globalfoundries Inc. Technique for prefetching data based on a stride pattern
US7882309B2 (en) * 2007-07-26 2011-02-01 Globalfoundries Inc. Method and apparatus for handling excess data during memory access
JP4576568B2 (ja) * 2007-12-03 2010-11-10 Ｎｅｃカシオモバイルコミュニケーションズ株式会社 ヒンジ構造、及び折り畳み式電子機器
US7984273B2 (en) * 2007-12-31 2011-07-19 Intel Corporation System and method for using a mask register to track progress of gathering elements from memory
US8667226B2 (en) 2008-03-24 2014-03-04 Freescale Semiconductor, Inc. Selective interconnect transaction control for cache coherency maintenance
TW201015319A (en) * 2008-09-17 2010-04-16 Panasonic Corp Cache memory, memory system, data copying method and data rewriting method
US8369345B1 (en) 2009-11-13 2013-02-05 Juniper Networks, Inc. Multi-router system having shared network interfaces
US8671265B2 (en) 2010-03-05 2014-03-11 Solidfire, Inc. Distributed data storage system providing de-duplication of data using block identifiers
US8413132B2 (en) * 2010-09-13 2013-04-02 Samsung Electronics Co., Ltd. Techniques for resolving read-after-write (RAW) conflicts using backup area
US9838269B2 (en) 2011-12-27 2017-12-05 Netapp, Inc. Proportional quality of service based on client usage and system metrics
US9054992B2 (en) 2011-12-27 2015-06-09 Solidfire, Inc. Quality of service policy sets
US20150244795A1 (en) 2014-02-21 2015-08-27 Solidfire, Inc. Data syncing in a distributed system
WO2016012833A1 (en) * 2014-07-21 2016-01-28 Elliptic Technologies Inc. Pre-loading cache lines
US20160077945A1 (en) * 2014-09-11 2016-03-17 Netapp, Inc. Storage system statistical data storage and analysis
US10133511B2 (en) 2014-09-12 2018-11-20 Netapp, Inc Optimized segment cleaning technique
US9836229B2 (en) 2014-11-18 2017-12-05 Netapp, Inc. N-way merge technique for updating volume metadata in a storage I/O stack
US9767041B2 (en) * 2015-05-26 2017-09-19 Intel Corporation Managing sectored cache
US10929022B2 (en) 2016-04-25 2021-02-23 Netapp. Inc. Space savings reporting for storage system supporting snapshot and clones
US10776118B2 (en) * 2016-09-09 2020-09-15 International Business Machines Corporation Index based memory access using single instruction multiple data unit
US20180074970A1 (en) * 2016-09-09 2018-03-15 Sap Se Cache-Efficient Fragmentation of Data Structures
US10642763B2 (en) 2016-09-20 2020-05-05 Netapp, Inc. Quality of service policy sets
US10846253B2 (en) 2017-12-21 2020-11-24 Advanced Micro Devices, Inc. Dynamic page state aware scheduling of read/write burst transactions
FR3102868B1 (fr) * 2019-11-04 2021-11-12 Idemia Identity & Security France Procédé pour exécuter une transaction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858182A (en) * 1972-10-10 1974-12-31 Digital Equipment Corp Computer program protection means
JPS60500187A (ja) * 1982-12-30 1985-02-07 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン データ処理システム
US4713755A (en) * 1985-06-28 1987-12-15 Hewlett-Packard Company Cache memory consistency control with explicit software instructions
US5148528A (en) * 1989-02-03 1992-09-15 Digital Equipment Corporation Method and apparatus for simultaneously decoding three operands in a variable length instruction when one of the operands is also of variable length
US5255378A (en) * 1989-04-05 1993-10-19 Intel Corporation Method of transferring burst data in a microprocessor
US5067078A (en) * 1989-04-17 1991-11-19 Motorola, Inc. Cache which provides status information

Also Published As

Publication number Publication date
EP1286269A2 (en) 2003-02-26
DE69332663D1 (de) 2003-02-27
JPH0612327A (ja) 1994-01-21
US5375216A (en) 1994-12-20
EP0895163A1 (en) 1999-02-03
DE69326491D1 (de) 1999-10-28
EP0838762A2 (en) 1998-04-29
JP3285644B2 (ja) 2002-05-27
EP0838762B1 (en) 2002-01-09
EP0838762A3 (en) 1998-07-01
EP0895163B1 (en) 2003-01-22
EP1286269A3 (en) 2009-03-11
EP0557884A1 (en) 1993-09-01
DE69332663T2 (de) 2004-02-19
KR100242484B1 (ko) 2000-02-01
DE69331448D1 (de) 2002-02-14
DE69331448T2 (de) 2002-06-20
EP0557884B1 (en) 1999-09-22

Similar Documents

Publication Publication Date Title
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
JP2539199B2 (ja) デジタルプロセッサ制御装置
KR970012145A (ko) 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법
US6233670B1 (en) Superscalar processor with direct result bypass between execution units having comparators in execution units for comparing operand and result addresses and activating result bypassing
US3593306A (en) Apparatus for reducing memory fetches in program loops
US4228498A (en) Multibus processor for increasing execution speed using a pipeline effect
KR940015852A (ko) 긴 명령 워드를 갖는 처리기
JPS6014341A (ja) 基本命令セツト計算機システムにおけるトラツプ割込み方式
US5487024A (en) Data processing system for hardware implementation of square operations and method therefor
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
KR840005575A (ko) 비동기 버스 멀티프로세서(multiprocessor:다중처리장치) 시스템
KR930700907A (ko) 스톨캐쉬를 제공하기 위한 장치 및 방법
KR20070004705A (ko) 전자 회로와 그 동작 방법
US4259718A (en) Processor for a data processing system
US4896264A (en) Microprocess with selective cache memory
JP4465081B2 (ja) Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション
KR20010007093A (ko) 마이크로 명령을 기초로 프로그램 가능한 명령을 실행하는하드웨어 장치
JP2680828B2 (ja) ディジタル装置
JPH03271829A (ja) 情報処理装置
KR900002436B1 (ko) 컴퓨터의 파이프라인 처리시의 바이패스 제어를 위한 시스템
JPH0377137A (ja) 情報処理装置
JPS58101360A (ja) デ−タ処理装置
JPH04268928A (ja) エミュレーション装置及び半導体装置
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JP2622026B2 (ja) 中央処理装置におけるレジスタ書込制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 14

EXPY Expiration of term