KR930700907A - 스톨캐쉬를 제공하기 위한 장치 및 방법 - Google Patents

스톨캐쉬를 제공하기 위한 장치 및 방법

Info

Publication number
KR930700907A
KR930700907A KR1019920702194A KR920702194A KR930700907A KR 930700907 A KR930700907 A KR 930700907A KR 1019920702194 A KR1019920702194 A KR 1019920702194A KR 920702194 A KR920702194 A KR 920702194A KR 930700907 A KR930700907 A KR 930700907A
Authority
KR
South Korea
Prior art keywords
processor
instructions
bus
cache
data
Prior art date
Application number
KR1019920702194A
Other languages
English (en)
Other versions
KR100210205B1 (ko
Inventor
에이치. 프랭크 에드워드
남주 매수우드
Original Assignee
마이클 에이치. 모리스
선마이크로 시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선마이크로 시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR930700907A publication Critical patent/KR930700907A/ko
Application granted granted Critical
Publication of KR100210205B1 publication Critical patent/KR100210205B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
    • G06F9/381—Loop buffering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음.

Description

스톨캐쉬를 제공하기 위한 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실행에 단일 시스템 클럭 사이클을 요구하는 많은 수의 명령어를 실행하는 전형적인 파이프라인 컴퓨터의 타이밍도,
제7도는 본 발명에 따라 설계된 전형적 RISC 컴퓨터 시스템의 블럭도.

Claims (6)

  1. 중앙처리장치, 주기억장치, 및 명령어 및 데이터를 전송하기 위한 단일 외부버스로 구성되며, 상기 중앙 처리장치는 적재 또는 기억명령중 발생하는 데이터버스상의 데이터엑세스 때문에 액세스되지 않은 명령어들만을 기억하기 위한 온-칩 캐쉬, 및 온-칩 캐쉬를 억세스함으로써 명령어가 버스액세스의 지연없이 적재 또는 기억동작중 다음 데이터액데스에 대한 처리기에 이용가능한 내부명령어버스로 구성되는 것을 특징으로 하는 컴퓨터처리기.
  2. 제1항에 있어서, 적재 또는 기억데이타에 요구된 사이클의 수가 1또는 그 이상의 사이클인 것을 특징으로 하는 컴퓨터시스템.
  3. 명령어를 실행하기 위해 필요한 통상시간보다 실행에 더 긴 시간을 요구하는 임의의 명령어들의 파이프라인처리를 제공할수 있는 처리기, 처리기와 조합된 적어도 하나의 장치 및, 그위에 정보가 처리기에 의해 처리된 명령어에 대응하여 처리기와 장치간에 정송된 버스로 구성되고, 상기 처리기는, 버스회선 쟁탈에 의해 야기된 파이프라인의 스톨 때문에 액세스안된 명령어들만을 기억하기위한 캐쉬로 구성되며, 캐쉬를 액세스하여 그 내부에 기억된 명령어가 버스회선 쟁탈을 사전에 야기하는 명령어중 다음 액세스에 대한 처리기에 이용가능한 내부명령어버스를 더 구비하는 컴퓨터시스템.
  4. 제2항에 있어서, 처리기는 입/출력동작을 제어하는 컴퓨터시스템.
  5. 제1항에 있어서, 처리기는 중아처리장치이고, 적재 또는 기억데이타에 필요한 사이클의 수는 1또는 2이상의 사이클인 것을 특징으로 하는 컴퓨터시스템.
  6. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920702194A 1990-03-15 1991-02-28 스톨캐쉬를 제공하기 위한 장치 및 방법 KR100210205B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US49389890A 1990-03-15 1990-03-15
US493,898 1990-03-15
PCT/US1991/001292 WO1991014225A1 (en) 1990-03-15 1991-02-28 Apparatus and method for providing a stall cache

Publications (2)

Publication Number Publication Date
KR930700907A true KR930700907A (ko) 1993-03-16
KR100210205B1 KR100210205B1 (ko) 1999-07-15

Family

ID=23962168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920702194A KR100210205B1 (ko) 1990-03-15 1991-02-28 스톨캐쉬를 제공하기 위한 장치 및 방법

Country Status (7)

Country Link
US (1) US5404486A (ko)
EP (1) EP0592404B1 (ko)
JP (1) JP2879607B2 (ko)
KR (1) KR100210205B1 (ko)
AU (1) AU7486591A (ko)
DE (1) DE69130233T2 (ko)
WO (1) WO1991014225A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601715A1 (en) * 1992-12-11 1994-06-15 National Semiconductor Corporation Bus of CPU core optimized for accessing on-chip memory devices
JP3304577B2 (ja) 1993-12-24 2002-07-22 三菱電機株式会社 半導体記憶装置とその動作方法
US5535358A (en) * 1993-12-27 1996-07-09 Matsushita Electric Industrial Co., Ltd. Cache memory control circuit and method for controlling reading and writing requests
US5577230A (en) * 1994-08-10 1996-11-19 At&T Corp. Apparatus and method for computer processing using an enhanced Harvard architecture utilizing dual memory buses and the arbitration for data/instruction fetch
GB2293670A (en) * 1994-08-31 1996-04-03 Hewlett Packard Co Instruction cache
US5717891A (en) * 1995-10-12 1998-02-10 Analog Devices, Inc. Digital signal processor with caching of instructions that produce a memory conflict
US5802564A (en) * 1996-07-08 1998-09-01 International Business Machines Corp. Method and apparatus for increasing processor performance
US5652774A (en) * 1996-07-08 1997-07-29 International Business Machines Corporation Method and apparatus for decreasing the cycle times of a data processing system
US5793944A (en) * 1996-09-13 1998-08-11 International Business Machines Corporation System for restoring register data in a pipelined data processing system using register file save/restore mechanism
US5875346A (en) * 1996-09-13 1999-02-23 International Business Machines Corporation System for restoring register data in a pipelined data processing system using latch feedback assemblies
US5809528A (en) * 1996-12-24 1998-09-15 International Business Machines Corporation Method and circuit for a least recently used replacement mechanism and invalidated address handling in a fully associative many-way cache memory
US6549985B1 (en) * 2000-03-30 2003-04-15 I P - First, Llc Method and apparatus for resolving additional load misses and page table walks under orthogonal stalls in a single pipeline processor
CN101178644B (zh) * 2006-11-10 2012-01-25 上海海尔集成电路有限公司 一种基于复杂指令集计算机结构的微处理器架构
US8725991B2 (en) * 2007-09-12 2014-05-13 Qualcomm Incorporated Register file system and method for pipelined processing
JP5817603B2 (ja) * 2012-03-15 2015-11-18 富士通株式会社 データ作成装置、データ作成方法、およびデータ作成プログラム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437149A (en) * 1980-11-17 1984-03-13 International Business Machines Corporation Cache memory architecture with decoding
US4947316A (en) * 1983-12-29 1990-08-07 International Business Machines Corporation Internal bus architecture employing a simplified rapidly executable instruction set
US4734852A (en) * 1985-08-30 1988-03-29 Advanced Micro Devices, Inc. Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor
EP0227319A3 (en) * 1985-12-26 1989-11-02 Analog Devices, Inc. Instruction cache memory
US4722050A (en) * 1986-03-27 1988-01-26 Hewlett-Packard Company Method and apparatus for facilitating instruction processing of a digital computer
US4811208A (en) * 1986-05-16 1989-03-07 Intel Corporation Stack frame cache on a microprocessor chip
US4872111A (en) * 1986-08-27 1989-10-03 Amdahl Corporation Monolithic semi-custom IC having standard LSI sections and coupling gate array sections
US4888689A (en) * 1986-10-17 1989-12-19 Amdahl Corporation Apparatus and method for improving cache access throughput in pipelined processors
US4933837A (en) * 1986-12-01 1990-06-12 Advanced Micro Devices, Inc. Methods and apparatus for optimizing instruction processing in computer systems employing a combination of instruction cache and high speed consecutive transfer memories
US4811215A (en) * 1986-12-12 1989-03-07 Intergraph Corporation Instruction execution accelerator for a pipelined digital machine with virtual memory
US4851990A (en) * 1987-02-09 1989-07-25 Advanced Micro Devices, Inc. High performance processor interface between a single chip processor and off chip memory means having a dedicated and shared bus structure
US4920477A (en) * 1987-04-20 1990-04-24 Multiflow Computer, Inc. Virtual address table look aside buffer miss recovery method and apparatus
CA1327080C (en) * 1987-05-26 1994-02-15 Yoshiko Yamaguchi Reduced instruction set computer (risc) type microprocessor
US4894772A (en) * 1987-07-31 1990-01-16 Prime Computer, Inc. Method and apparatus for qualifying branch cache entries
US5136696A (en) * 1988-06-27 1992-08-04 Prime Computer, Inc. High-performance pipelined central processor for predicting the occurrence of executing single-cycle instructions and multicycle instructions
US5006980A (en) * 1988-07-20 1991-04-09 Digital Equipment Corporation Pipelined digital CPU with deadlock resolution
US5050068A (en) * 1988-10-03 1991-09-17 Duke University Method and apparatus for using extracted program flow information to prepare for execution multiple instruction streams
US5027270A (en) * 1988-10-11 1991-06-25 Mips Computer Systems, Inc. Processor controlled interface with instruction streaming
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture

Also Published As

Publication number Publication date
KR100210205B1 (ko) 1999-07-15
DE69130233T2 (de) 1999-05-20
JPH05506323A (ja) 1993-09-16
EP0592404A4 (en) 1993-10-26
DE69130233D1 (de) 1998-10-22
JP2879607B2 (ja) 1999-04-05
EP0592404B1 (en) 1998-09-16
AU7486591A (en) 1991-10-10
US5404486A (en) 1995-04-04
WO1991014225A1 (en) 1991-09-19
EP0592404A1 (en) 1994-04-20

Similar Documents

Publication Publication Date Title
KR930700907A (ko) 스톨캐쉬를 제공하기 위한 장치 및 방법
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
KR910001555A (ko) 데이타 프로세서
KR950033837A (ko) 컴퓨터 시스템과 정보 전송 방법
SE9101325L (sv) Foerfarande foer att oeka databehandlingshastigheten i datasystem
KR910003498A (ko) 마이크로 프로세서
KR940004435A (ko) 그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리방법
KR910014818A (ko) 데이타 처리 시스템
KR910015933A (ko) 원칩 마이크로프로세서 및 그 버스시스템
KR840005575A (ko) 비동기 버스 멀티프로세서(multiprocessor:다중처리장치) 시스템
KR910001565A (ko) 멀티프로세서 시스템
KR20070046694A (ko) Ｄｍａ체인
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR900012156A (ko) 공유 제어 기억부를 가진 멀티프로세서 제어기 및 그 동기화 방법
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
KR830010423A (ko) 데이터 처리 시스템의 데이터 교환방식
KR900005284B1 (ko) 마이크로 컴퓨터
KR970705086A (ko) 같은 클락 사이클 동안에 캐쉬 메모리와 외부 메모리 제어기로 메모리 요청을 하는 파이프라인 마이크로프로세서(A Pipelined Microprocessor that Makes Memory Requests to a Cache Memory and an external Memory Controller During the Same Clock Cycle)
KR920010446A (ko) 고속 페이지 모드 선택을 위한 방법 및 장치
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
JPH0373039A (ja) 処理装置およびマルチプロセッサシステム
KR950020230A (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020417

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee