KR940004435A - 그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리방법 - Google Patents

그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리방법 Download PDF

Info

Publication number
KR940004435A
KR940004435A KR1019930016410A KR930016410A KR940004435A KR 940004435 A KR940004435 A KR 940004435A KR 1019930016410 A KR1019930016410 A KR 1019930016410A KR 930016410 A KR930016410 A KR 930016410A KR 940004435 A KR940004435 A KR 940004435A
Authority
KR
South Korea
Prior art keywords
memory
processor
integrated circuit
external
data
Prior art date
Application number
KR1019930016410A
Other languages
English (en)
Other versions
KR100287355B1 (ko
Inventor
아이. 파와테 바사바라즈
프린스 베티
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR940004435A publication Critical patent/KR940004435A/ko
Application granted granted Critical
Publication of KR100287355B1 publication Critical patent/KR100287355B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Input (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

스마트 비디오 메모리(10)은 데이타 기억 장치 영역(12 및 18)내에 기억된 명령을 실행하기 위하여 데이타 기억 장치(12 및 18)직렬 억세스 메모리(19) 및 프로세서 코어(14 및 16)을 포함한다. 외부적으로 스마트 비디오 메모리(10)은 표준 비디오 메모리 디바이스로써 직접 억세스할 수 있다.

Description

그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1b도는 본 발명에 따라 구성된 디바이스의 내부 블럭도,
제3b도는 본 발명에 따라 구성된 디바이스를 포함하는 시스템의 버스 트래픽을 도시한 블럭도,
제4도는 본 발명에 따라 구성된 디바이스를 포함하는 시스템의 메모리 맵의 블럭도.

Claims (16)

  1. 랜덤 억세스 메모리 및 직렬 억세스 메모리를 포함하는 데이타 기억장치, 상기 데이타 기억장치 내에 기억된 명령을 실행하고 상기 데이타 기억 장치의 데이타를 판독 및 기록하는 프로세서 및 상기 데이타 기억장치 및 프로세서에 결합되어 상기 데이타 기억 장치 및 프로세서의 외부에 접속하기 위해 단일 집적 회로로부터 연장되고 스마트 비디오 메모리가 외부 디바이스에 의해 표준 비디오 메모리 디바이스로서 직접 억세스하도록 배열되는 외부 리드를 포함하고, 하나 이상의 상기 외부 리드가 직렬 데이타를 억세스하기 위해 상기 직렬 억세스 메모리에 결합된 직렬 데이타 리드를 포함하고, 상기 데이타 기억 장치 및 프로세서가 단일 집적 회로 내에 집적되는 것을 특징으로 하는 스마트 비디오 메모리.
  2. 제1항에 있어서, 상기 외부 리드들 중 하나가 스마트 모드와 표준 모드 사이에서 상기 프로세서를 전환하기 위한 모드 리드를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  3. 제1항에 있어서, 상기 데이타 기억장치가 스마트 모드와 표준모드사이에서 상기 프로세서를 전환하기 위하여 모드 정보를 기억하기 위한 특정 메모리 위치를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  4. 제1항에 있어서, 상기 외부 리드들 중 하나는 상기 프로세서가 인터럽트 타스크를 실행하게 하기 위하여 인터럽트 발생 리드를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  5. 제1항에 있어서, 상기 데이타 기억 장치는 상기 프로세서가 인터럽트 타스크를 실행하게 하기 위하여 인터럽트 발생 정보를 기억하기 위한 특정 메모리 위치를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  6. 제1항에 있어서, 상기 외부 리드들중 하나가 상기 프로세서를 리셋시키기 위한 리셋 리드를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  7. 제1항에 있어서, 상기 데이타 기억 장치가 상기 프로세서를 리셋시키기 위한 리셋 정보를 기억하기 위한 특정 메모리 위치를 포함하는 것을 륵징으로 하는 스마트 비디오 메모리.
  8. 제1항에 있어서, 상기 데이타 기억 장치는 상기 프로세서가 실행 명령을 개시 및 정지시키게 하기 위하여 정보를 기억하기 위한 특정 메모리 위치를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  9. 제1항에 있어서, 상기 외부 리드들중 하나가 상기 프로세서에 의한 타스크의 완료를 나타내기 위한 타스크 완료 리드를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  10. 제1항에 있어서, 상기 데이타 기억 장치가 상기 프로세서에 의한 타스크의 완료를 나타내기 위한 타스크 완료 메모리 위치를 포함하는 것을 특징으로 하는 스마트 비디오 메모리.
  11. 중앙 처리 장치, 상기 메모리가 랜덤 억세스 메모리 및 직렬 억세스 메모리를 포함하는 메모리를 내부에 갖고 있고, 상기 중앙 처리 장치와 결합시키는 외부 리드를 갖는 집적회로 및 상기 집적 회로내에 집적되고 상기 메모리에 접속되며, 상기 외부 리드들 중 하나에도 접속되는 프로세서를 포함하고, 하나 이상의 상기 외부 리드가 직렬 데이타를 억세스하기 위해 상기 직렬 억세스 메모리에 결합된 직렬 데이타 리드를 포함하고, 상기 프로세서가 상기 메모리 내에 기억된 명령을 실행하고 상기 메모리의 데이타를 판독 및 기록하며, 상기 외부 리드가 상기 메모리 및 프로세서에 결합되고 상기 메모리 및 프로세서를 외부에 접속하기 위하여 상기 집적 회로로부터 연장되고, 상기 집적회로가 외부 디바이스에 의해 표준 비디오 메모리 디바이스로서 직접 억세스하도록 배열되고, 상기 중앙처리장치 및 다른 외부 디바이스가 상기 메모리를 직접 억세스 하는 것을 특징으로 하는 처리 시스템.
  12. 제11항에 있어서, 상기 중앙처리장치가 상기 프로세서에 의해 실행될 타스크를 상기 집적 회로에 분담시키는 것을 특징으로 하는 시스템.
  13. 제11항에 있어서, 상기 프로세서가 상기 집적 회로에 대해 억세스하는 동안 정지되는 것을 특징으로 하는 시스템.
  14. 제11항에 있어서, 상기 직렬 데이타 리드에 결합된 D/A변환기, 상기 메모리의 데이타가 상기 직렬 억세스 메모리를 통해 D/A변환기 및 상기 모니터로 직렬 출력되도록 상기 D/A변환기에 결합된 비디오 모니터를 포함하는 것을 특징으로 하는 시스템.
  15. 제11항에 있어서, 시스템 버스의 제어를 허가할수 있는 버스 중재기를 포함하고, 상기 외부 리드는 상기 집적회로가 상기 시스템 버스를 제어하도록 하기 위한 버스 요구 리드 및 버스 허가 리드를 포함하는 것을 특징으로 하는 시스템.
  16. 직렬 억세스 메모리를 포함하는 프로세서 및 메모리를 갖고 있는 집적 회로에 명령을 기억하는 단계, 메모리에 데이타를 기억하는 단계, 처리된 데이타를 발생시키기 위한 명령을 실행시키는 위해 집적 회로에 명령하는 단계 및 비디오 디스플레이용 직렬 억세스 메모리를 퉁해 메모리에 저장된 데이터를 직렬로 출력하는 단계를 포함하고, 상기 명령 기억 단계가 표준 비디오 메모리 디바이스에 대한 기억으로서 수행되고, 상기 데이타 기억 단계가 표준 비디오 메모리 디바이스에 대한 기억으로써 수행되고, 상기 집적 회로가 외부 디바이스에 의한 표준 비디오 메모리 디바이스로서 직접 억세스하는 것을 특징으로 하는 비디오 처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930016410A 1992-08-25 1993-08-24 그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리 방법 KR100287355B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7/934,982 1992-08-25
US07/934,982 US6000027A (en) 1992-08-25 1992-08-25 Method and apparatus for improved graphics/image processing using a processor and a memory

Publications (2)

Publication Number Publication Date
KR940004435A true KR940004435A (ko) 1994-03-15
KR100287355B1 KR100287355B1 (ko) 2001-04-16

Family

ID=25466393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016410A KR100287355B1 (ko) 1992-08-25 1993-08-24 그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리 방법

Country Status (4)

Country Link
US (1) US6000027A (ko)
JP (1) JPH06208632A (ko)
KR (1) KR100287355B1 (ko)
TW (1) TW287253B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980022263A (ko) * 1996-09-20 1998-07-06 김광호 비디오 메모리를 시스템 메모리로 이용하는 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10502181A (ja) * 1994-06-20 1998-02-24 ネオマジック・コーポレイション メモリインタフェースのないグラフィックスコントローラ集積回路
US6295074B1 (en) 1996-03-21 2001-09-25 Hitachi, Ltd. Data processing apparatus having DRAM incorporated therein
US6504548B2 (en) 1998-09-18 2003-01-07 Hitachi, Ltd. Data processing apparatus having DRAM incorporated therein
EP0889477A1 (en) * 1996-03-21 1999-01-07 Hitachi, Ltd. Data processor with built-in dram
JPH10232788A (ja) * 1996-12-17 1998-09-02 Fujitsu Ltd 信号処理装置及びソフトウェア
US9098297B2 (en) * 1997-05-08 2015-08-04 Nvidia Corporation Hardware accelerator for an object-oriented programming language
US6760833B1 (en) * 1997-08-01 2004-07-06 Micron Technology, Inc. Split embedded DRAM processor
US8489861B2 (en) * 1997-12-23 2013-07-16 Round Rock Research, Llc Split embedded DRAM processor
US6480205B1 (en) 1998-07-22 2002-11-12 Nvidia Corporation Method and apparatus for occlusion culling in graphics systems
US6646639B1 (en) 1998-07-22 2003-11-11 Nvidia Corporation Modified method and apparatus for improved occlusion culling in graphics systems
US6578110B1 (en) * 1999-01-21 2003-06-10 Sony Computer Entertainment, Inc. High-speed processor system and cache memories with processing capabilities
US6417851B1 (en) 1999-12-06 2002-07-09 Nvidia Corporation Method and apparatus for lighting module in a graphics processor
US6870540B1 (en) 1999-12-06 2005-03-22 Nvidia Corporation System, method and computer program product for a programmable pixel processing model with instruction set
US6765575B1 (en) 1999-12-06 2004-07-20 Nvidia Corporation Clip-less rasterization using line equation-based traversal
US6573900B1 (en) 1999-12-06 2003-06-03 Nvidia Corporation Method, apparatus and article of manufacture for a sequencer in a transform/lighting module capable of processing multiple independent execution threads
US6650325B1 (en) 1999-12-06 2003-11-18 Nvidia Corporation Method, apparatus and article of manufacture for boustrophedonic rasterization
US6515671B1 (en) 1999-12-06 2003-02-04 Nvidia Corporation Method, apparatus and article of manufacture for a vertex attribute buffer in a graphics processor
US6844880B1 (en) 1999-12-06 2005-01-18 Nvidia Corporation System, method and computer program product for an improved programmable vertex processing model with instruction set
US6504542B1 (en) 1999-12-06 2003-01-07 Nvidia Corporation Method, apparatus and article of manufacture for area rasterization using sense points
US6353439B1 (en) 1999-12-06 2002-03-05 Nvidia Corporation System, method and computer program product for a blending operation in a transform module of a computer graphics pipeline
US6452595B1 (en) 1999-12-06 2002-09-17 Nvidia Corporation Integrated graphics processing unit with antialiasing
US6198488B1 (en) 1999-12-06 2001-03-06 Nvidia Transform, lighting and rasterization system embodied on a single semiconductor platform
US7209140B1 (en) 1999-12-06 2007-04-24 Nvidia Corporation System, method and article of manufacture for a programmable vertex processing model with instruction set
US6593923B1 (en) 2000-05-31 2003-07-15 Nvidia Corporation System, method and article of manufacture for shadow mapping
US6806886B1 (en) 2000-05-31 2004-10-19 Nvidia Corporation System, method and article of manufacture for converting color data into floating point numbers in a computer graphics pipeline
US6597356B1 (en) 2000-08-31 2003-07-22 Nvidia Corporation Integrated tessellator in a graphics processing unit
US6697064B1 (en) 2001-06-08 2004-02-24 Nvidia Corporation System, method and computer program product for matrix tracking during vertex processing in a graphics pipeline
US7162716B2 (en) 2001-06-08 2007-01-09 Nvidia Corporation Software emulator for optimizing application-programmable vertex processing
US7006101B1 (en) 2001-06-08 2006-02-28 Nvidia Corporation Graphics API with branching capabilities
US7456838B1 (en) 2001-06-08 2008-11-25 Nvidia Corporation System and method for converting a vertex program to a binary format capable of being executed by a hardware graphics pipeline
WO2002101497A2 (en) * 2001-06-08 2002-12-19 Nvidia Corporation System, method and computer program product for programmable fragment processing in a graphics pipeline
IL150149A (en) * 2001-06-11 2008-08-07 Zoran Microelectronics Ltd Special memory device
CN107678781B (zh) * 2016-08-01 2021-02-26 北京百度网讯科技有限公司 处理器以及用于在处理器上执行指令的方法
KR20230062172A (ko) * 2021-10-29 2023-05-09 삼성전자주식회사 메모리 장치, 이를 포함하는 메모리 모듈 및 메모리 컨트롤러의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738187B2 (ja) * 1984-03-23 1995-04-26 株式会社日立製作所 Ｌｓｉに構成されたマイクロコンピュータ
US4654789A (en) * 1984-04-04 1987-03-31 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility
US4731737A (en) * 1986-05-07 1988-03-15 Advanced Micro Devices, Inc. High speed intelligent distributed control memory system
US5293468A (en) * 1990-06-27 1994-03-08 Texas Instruments Incorporated Controlled delay devices, systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980022263A (ko) * 1996-09-20 1998-07-06 김광호 비디오 메모리를 시스템 메모리로 이용하는 방법

Also Published As

Publication number Publication date
US6000027A (en) 1999-12-07
JPH06208632A (ja) 1994-07-26
TW287253B (en) 1996-10-01
KR100287355B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
KR940004435A (ko) 그래픽/영상을 처리하기 위한 스마트 비디오 메모리 및 그 처리방법
KR940004434A (ko) 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR900016866A (ko) 데이타 처리 시스템
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR960042321A (ko) 버스팅 직접 기억 접근 방식의 디스플레이 제어 장치를 가지는 데이타 처리 시스템
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
US8312216B2 (en) Data processing apparatus and data processing method
KR950033860A (ko) 데이타 프로세서 및 이것을 사용한 트레이스회로
JPS6319058A (ja) メモリ装置
US7130950B1 (en) Providing access to memory configuration information in a computer
JP2578182B2 (ja) デ−タ処理装置及びデ−タ処理システム
JPH04104358A (ja) マイクロコンピュータ装置
KR100283187B1 (ko) 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법
JPS5659339A (en) Input/output control unit
JPS6031646A (ja) デ−タ処理装置
KR100188018B1 (ko) 명령어 처리방법
KR890008681A (ko) 프로세서 제어 장치
JP2002049607A (ja) キャッシュ内蔵マイクロコンピュータ
JPS61120396A (ja) マイクロ・プロセッサ
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH1011405A (ja) メモリアクセス競合制御システム
JPS62229457A (ja) Ｄｍａデータ転送制御装置
JPH03131955A (ja) メモリコントローラ装置
JPH05274172A (ja) マイクロコンピュータ
JPS63155351A (ja) マルチプロセツサシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101229

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee