KR890008681A - 프로세서 제어 장치 - Google Patents

프로세서 제어 장치 Download PDF

Info

Publication number
KR890008681A
KR890008681A KR1019880014486A KR880014486A KR890008681A KR 890008681 A KR890008681 A KR 890008681A KR 1019880014486 A KR1019880014486 A KR 1019880014486A KR 880014486 A KR880014486 A KR 880014486A KR 890008681 A KR890008681 A KR 890008681A
Authority
KR
South Korea
Prior art keywords
processor
control
bus
executing
instruction
Prior art date
Application number
KR1019880014486A
Other languages
English (en)
Other versions
KR930001588B1 (ko
Inventor
리로이 뷰크마 브루스
웨인 마쿼트 데이비드
데일 모스 로널드
Original Assignee
하워드 지.피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지.피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지.피거로아
Publication of KR890008681A publication Critical patent/KR890008681A/ko
Application granted granted Critical
Publication of KR930001588B1 publication Critical patent/KR930001588B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

프로세서 제어 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 직접 제어 장치를 포함하는 여러개의 버스유니트를 갖는 버스의 블럭선도,
제2도는 버스 유니트에 내장된 직접 제어 장치의 블럭선도,
제3도는 버스 통신의 처리 및 경로 선정을 도시한 흐름도.

Claims (15)

  1. 버스에 접속된 프로세서의 제어를 위한 제어 장치에 있어서, 프로세서를 위해 지정된 버스상의 통신을 모니터하기 위해 버스에 접속된 수단과 ; 프로세서를 위해 지정된 제어 명령으로 구성된 통신을 포획하기 위해 모니터 수단에 접속된 포획 수단과 ; 상기 포획 수단에 의해 포획된 명령을 실행하기 위한 제어 명령 실행 수단과 ; 버스를 통해 프로세서를 직접 제어하기 위헤 제어명령에 의해 지시된 바와같이 프로세서에서의 레지스터 판독 및 기록을 위해 명령 실행 수단과 프로세서에 접속된 레지스터 선택 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  2. 제1항에 있어서, 버스 통신은 버스에 부착된 다른 프로세서로부터의 명령 및 데이타와 제어 명령을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  3. 제2항에 있어서, 다른 프로세서중의 하나는 버스상에서 제어 명령을 발생하는 프로그램을 실행하는 제어 프로세서인 것을 특징으로 하는 프로세서 제어 장치.
  4. 제1항에 있어서, 제어 명령에 따라 프로세서 주 기억부를 억세스시키기 위한 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  5. 제4항에 있어서, 제어 명령은 주 기억 유니트의 어드레스를 구비하며, 상기 실행 수단은 상기 어드레스에서의 주 기억 유니트에 있는 데이타에 억세스 수단이 억세스되게 하는 상기 어드레스를 이용하는 것을 특징으로 하는 프로세서 제어 장치.
  6. 제5항에 있어서, 다른 프로세서는 버스에 접속되어 있으며, 상기 억세스 수단은 억세스를 요청하는 다른 프로세서를 위한 주 기억부에 대한 억세스를 제공하는 것을 특징으로 하는 프로세서 제어 장치.
  7. 제1항에 있어서, 프로세서는 다수의 장치를 구비하며, 각 제어명령은 명령이 관련되는 프로세서내의 장치를 표시하기 위한 선택 필드를 갖는 것을 특징으로 하는 프로세서 제어 장치.
  8. 제7항에 있어서, 상기 선낵 필드는 명령에 관련되는 프로세서내의 그룹 장치를 표시하는 것을 특징으로 하는 프로세서 제어 장치.
  9. 제1항에 있어서, 상기 명령 실행 수단은 프로세서가 실행하는 것을 정지시키기 위해 정지 명령을 실행시키는 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  10. 제1항에 있어서, 상기 명령 실행 수단은 프로세서가 실행하는 것을 정지시키기 위해 동작 개시 명령을 실행시키는 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  11. 제1항에 있어서, 상기 제어 명령 실행 수단은 프로세서에 있는 개체를 판독하기 위해 판독 명령을 실행하는 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  12. 제1항에 있어서, 상기 제어 명령 실행 수단은 프로세서에 있는 기억 위치에 대한 기록을 위해 기록 명령을 실행하는 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  13. 제1항에 있어서, 상기 제어 명령 실행 수단은 프로세서의 선택된 레지스터내에 정보를 로드하기 위한 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  14. 제13항에 있어서, 상기 제어 명령 실행 수단은 이전에 로드된 명령을 프로세서가 실행하도록 하기 위한 수단을 구비하는 것을 특징으로 하는 프로세서 제어 장치.
  15. 버스 유니트 사이에서 명령 및 데이타를 포함한 정보를 전달하는 I/O버스에 의해 다른 한 버스 유니트에 접속되어 있으며 I/O버스에 대한 접속을 통해 억세스 가능한 기억부 및 레지스터를 갖는 버스 유니트에 제어 패널 기능을 전달하는 방법에 있어서, a) 버스 유니트중의 첫번째 것에서 제어 명령을 발생하는 단계와 ; b) 버스 유니트중의 두번째에 제어 명령을 전달하는 단계와 ; c) 버스 유니트중의 두번째에서 제어 명령을 수신하는 단계와 ; d) 제어 명령으로서 수신된 정보를 확인하는 단게와 ; e) 제2버스 유니트내에 접저고딘 제어장치에 제어 명령을 전달하는 단계와 ; f) 제2버스 유니트의 레지스터와 기억부에 대해 부가된 선로 및 기종선로의 사용을 통해 제어 패널 기능을 제공하기 위해 제어 장치에 의해 제어 명령을 실행하는 단계를 구비하는 것을 특징으로 하는 버스 유니트에 제어 패널 기능을 제공하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880014486A 1987-11-12 1988-11-04 프로세서 제어장치 KR930001588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11975887A 1987-11-12 1987-11-12
US119.758 1987-11-12
US119,758 1987-11-12

Publications (2)

Publication Number Publication Date
KR890008681A true KR890008681A (ko) 1989-07-12
KR930001588B1 KR930001588B1 (ko) 1993-03-05

Family

ID=22386199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014486A KR930001588B1 (ko) 1987-11-12 1988-11-04 프로세서 제어장치

Country Status (7)

Country Link
EP (1) EP0316251B1 (ko)
JP (1) JPH01134651A (ko)
KR (1) KR930001588B1 (ko)
CN (1) CN1038278C (ko)
DE (1) DE3853129T2 (ko)
GB (1) GB8814629D0 (ko)
HK (1) HK23396A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7398286B1 (en) * 1998-03-31 2008-07-08 Emc Corporation Method and system for assisting in backups and restore operation over different channels
US7610526B2 (en) * 2005-01-24 2009-10-27 Hewlett-Packard Development Company, L.P. On-chip circuitry for bus validation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1422952A (en) * 1972-06-03 1976-01-28 Plessey Co Ltd Data processing system fault diagnostic arrangements
US4667287A (en) * 1982-10-28 1987-05-19 Tandem Computers Incorporated Multiprocessor multisystem communications network
US4663706A (en) * 1982-10-28 1987-05-05 Tandem Computers Incorporated Multiprocessor multisystem communications network
JPS6149260A (ja) * 1984-08-17 1986-03-11 Fujitsu Ltd チヤネル処理装置
AU4907285A (en) * 1984-11-09 1986-05-15 Spacelabs, Inc. Communications bus broadcasting
US4803683A (en) * 1985-08-30 1989-02-07 Hitachi, Ltd. Method and apparatus for testing a distributed computer system

Also Published As

Publication number Publication date
CN1038278C (zh) 1998-05-06
GB8814629D0 (en) 1988-07-27
DE3853129D1 (de) 1995-03-30
JPH0574110B2 (ko) 1993-10-15
CN1036088A (zh) 1989-10-04
JPH01134651A (ja) 1989-05-26
EP0316251A2 (en) 1989-05-17
EP0316251A3 (en) 1991-07-03
EP0316251B1 (en) 1995-02-22
HK23396A (en) 1996-02-16
DE3853129T2 (de) 1995-08-10
KR930001588B1 (ko) 1993-03-05

Similar Documents

Publication Publication Date Title
KR910001555A (ko) 데이타 프로세서
KR890008681A (ko) 프로세서 제어 장치
JP2614866B2 (ja) 自己診断方式
JP2638078B2 (ja) 情報処理装置
JP2665173B2 (ja) プロセッサトラップ回路
KR930010775A (ko) 화상 처리 장치
JP2632859B2 (ja) メモリアクセス制御回路
JPH0447350A (ja) 主記憶読み出し応答制御方式
JPH0324640A (ja) 情報処理装置のデバッグ方式
JPH04242455A (ja) プロセッサ間通信トレース回路
JPH01177644A (ja) デバック装置
JPS582048U (ja) 試験装置
JPS58213371A (ja) デ−タ処理システム
JPS5816361A (ja) 記憶装置
JPS6134662A (ja) マイクロコンピユ−タ応用機器
JPH03252856A (ja) プログラムの処理方式
JPH0326416B2 (ko)
JPS63104156A (ja) 情報処理装置
JPS62239242A (ja) デバツク装置
KR950025509A (ko) 레지스터 백업기능을 갖는 마이크로컴퓨터
JPH0556068A (ja) 電子メール装置
JPH02150931A (ja) 情報処理装置
JPS60256858A (ja) プログラム・ロ−デイング処理方式
JPS6266333A (ja) 間接アドレスレジスタ制御方式
JPH05274172A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980226

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee