JPS6266333A - 間接アドレスレジスタ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 内部アドレスバス、及び内部データバスと、リード／ラ
イト制御信号Ａによって内部レジスタに対する直接アク
セスを行う機能を備えたプロセッサにおいて、該内部レ
ジスタの内容によって間接的に間接アドレスレジスタ（
外部レジスタ）に対するアドレスとデータとを指定し、
上記内部アドレスバスと、リード／ライト制御信号Ａと
を用いて、該外部レジスタに対するリード／ライト制御
信号Ｂ（ストローブ信号）を生成し、該ストローブ信号
によって、当該外部レジスタを直接的にアクセスするよ
うにしたものである。

〔産業上の利用分野〕

本発明は、プロセッサが備えている間接アドレスレジス
タ（外部レジスタ）の制御を直接アドレス制御方式で制
御する間接アドレスレジスタ制御方式に関する。

最近の小型、大型の計算機システムにおいては、ハード
ウェアによる制御機構を簡略化して、マイクロプログラ
ムで制御する制御方式が主流になりつつある。

この場合、該マイクロプログラムによって起動され、該
マイクロ命令の動作とは独立に動作するハードウェア機
構が存在すると、ハードウェア量が増加すると共に、該
ハードウェアの動作に関するタイミング監視等、マイク
ロプログラムによる制御が複雑になる問題があり、マイ
クロプログラムによって制御されるハードウェア量をな
るべく少なくして、できる限りマイクロプログラムで直
接制御できる制御方式が要求される。

一方、最近のマイクロプロセッサ（ＭＰＵ）　等におい
ては、内部アドレスバスのデータ長が短いことから、該
内部アドレスバスで直接アクセスできる内部レジスタの
数に制限が出てくることから、該内部レジスタの内容を
使用して間接的にアクセスできる間接アドレスレジスタ
　（外部レジスタ）を備えていることが多い。

これらの外部レジスタ（例えば、入出力装置に対する電
源制御用、入出力装置の切り替え制御用ビット等がある
）に対するアクセス制御方式も、一般には、マイクロプ
ログラムによって制御されるハードウェア機構を介在さ
せているのが通例であり、上記ハードウェア量の削減の
観点から該内部アドレスバスによる直接アクセス方式が
待たれるようになってきた。

〔従来の技術〕

第２図は従来の間接アドレスレジスタ制御方式を示した
図である。

先ず、プロセッサ（ＭＰＵ）　１の内部データバス（双
方向バス）１１１には、間接アドレスを格納するアドレ
スレジスタ１５０と、後述する外部レジスタ１４に書き
込む為のデータを格納するライトデータレジスタ１．５
１と、該外部レジスタ１４から読み出されるデータを格
納するり一ドデータレジスタ１５２が接続されている。

又、内部アドレスバス１１０には、上記のデータバスに
接続される内部レジスタ１５のアドレスをデコードする
アドレスデコーダ１６０〜１６２ト、該外部レジスタに
対する書き込み制御、或いは該外部レジスタからの読み
出し制御を行う信号を作成する為のアドレスデコーダ１
６３．接続される。

前述のライトデータレジスタ１５１の出力は、外部デー
タバス１３１を経由して、ｎ個の外部レジスタ１４に接
続される。

又、アドレスレジスタ１５０の出力は、外部アドレスバ
ス１３０を経由して、ｎ個の外部レジスタのアドレスを
デコードするｎ個のアドレスデコーダ１８に接続される
。

同じようにして、リードデータレジスタ１５２は外部リ
ザルトバス１３２を経由して、上記ｎ個の外部レジスタ
１４の出力と接続される。

上記外部レジスタ１４は、上記プロセッサ（ＭＰ［１）
　１の内部アドレスバスで表現しきれない多数の外部レ
ジスタであって、前述のようなアドレスレジスタ１５０
による間接アドレス方式によってアクセスされる。

例えば、外部レジスタ（２）　１４１に対する書き込み
動作は、該外部レジスタ（２）　１４１のアドレスを、
上記アドレスレジスタ１５０に設定し、書き込みデータ
をライトデータレジスタ１５１に設定する。この設定動
作は、プロセッサ（ＭＰＵ）　１のマイクロプログラム
によって、内部アドレスバス１１０．内部データバス１
１１に送出されたデータを、ライト制御信号Ａのストロ
ーブ信号によって、当該内部レジスタ１５０．１５１に
書き込むようにして行われる。

次にライトデータレジスタ１５１のデータを外部レジス
タ（２）　１４１に設定する場合、従来方式においては
、先ず、上記内部レジスタ１５に対するアクセス動作と
同じ手順で、指示レジスタ１５３にうイト指示が設定さ
れる。

該ライト指示信号によって、間接アドレスレジスタリー
ド／ライト制御部１７が起動され、特定のタイミング制
御が行われた後、ライト制御信号Ｂを送出することによ
り、当該外部レジスタ１４１に対する書き込み動作が終
了する。

上記間接アドレスレジスタリード／ライト制御部１７は
、上記書き込み動作の終了をタイミング監視で認識して
、ライト完了信号を送出し、内部レジスタの１つである
完了レジスタ１５４に設定する。

プロセッサ（ＭＰＵ）　１はマイクロプログラムによっ
て、前述のアドレスレジスタ１５０．ライトデータレジ
スタ１５１に対する直接書き込みを行った後、アドレス
レコーダ１６４をアクセスして、当該完了レジスタ１５
４を監視することにより、該外部レジスタに対する書き
込み動作の終了を認識して、外部レジスタ（２）　　１
４１に対する一連の書き込み動作を終了する。

リードデータレジスタ１５２に対するリード動作につい
ても、同じようにして、上記間接アドレスレジスタリー
ド／ライト制御部１７をリード指示信号で起動すること
によって行うことができる。

〔発明が解決しようとする問題点〕

このように、従来の間接アドレスレジスタ（外部レジス
タ）に対する制御方式は、該外部レジスタ１４への書き
込み、及び外部レジスタ１４からの読み出しを行う為に
、マイクロプログラムがリード／ライト指示を送出した
後、ハードウェアが該外部レジスタへのり一ド／ライト
制御を行い、該リード／ライト制御を完了したことを示
すり一ド／ライト完了信号をマイクロプログラムが認識
する方式であった。

従って、当該マイクロプログラムと、ハードウェアとの
インタフェース制御が複雑となると共に、アクセスタイ
ムが遅くなると云う問題があった。

本発明は上記従来の欠点に鑑み、上記のようなハードウ
ェアを介在させることなく、内部アドレスバスで直接制
御する方法を提供することを目的とするものである。

〔問題点を解決する為の手段〕

第１図は本発明の一実施例をブロック図で示した図であ
る。

本発明においては、リード制御信号Ｂ、及びライト制御
信号Ｂを外部レジスター４に直接送出する為に、内部ア
ドレスバス１１１と、ライト制御信号Ａとを使用して、
架空のレジスタへの書き込み動作を行い、上記リード／
ライトの為のストローブ信号（リード／ライト制御信号
Ｂ）を生成するように構成する。

この時、内部データバス１１１の内容は該動作には関係
なく不定で良い。

〔作用〕

即ち、本発明によれば、内部アドレスバス、及び内部デ
ータバスと、リード／ライト制御信号Ａによって内部レ
ジスタに対する直接アクセスを行う機能を備えたプロセ
ッサにおいて、該内部レジスタの内容によって間接的に
間接アドレスレジスタ（外部レジスタ）に対するアドレ
スとデータとを指定し、上記内部アドレスバスと、リー
ド／ライト制御信号Ａとを用いて、該外部レジスタに対
するリード／ライト制御信号Ｂ（ストローブ信号）を生
成し、該ストローブ信号によって、当該外部レジスタを
直接的にアクセスするようにしたものであるので、間接
アドレス制御に必要なハードウェア量が少なくなり、マ
イクロプログラムの制御が簡単で、マイクロ命令の数も
少な（なって、アクセスタイムが速くなる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の一実施例をブロック図で示した
図であり、リード制御信号Ｂ、ライト制御信号Ｂを生成
する為の関連論理機構が本発明を実施するのに必要な機
能ブロックである。尚、全図を通して同じ符号は同じ対
象物を示している。

本発明を実施しても、内部レジスタ１５に対するリード
／ライト動作は従来方式と同じであるので、ここでは省
略し、本発明を実施するのに必要なリード／ライト制御
信号Ｂの生成動作を中心にして、本発明の間接アドレス
レジスタ制御方式を説明する。

先ず、ライトデータレジスタ１５１のデータを外部レジ
スタ（２）　１４１に設定する場合、内部アドレスバス
１１０に架空レジスタのアドレスを送出して、書き込み
動作を行う。

この時、アドレスデコーダ１６６がアクセスされアンド
回路１８１を付勢すると共に、ライト制御信号Ａが送出
されるので、ライト制御信号Ｂが出力され、アドレスレ
ジスタ１５０で指定された外部レジスタ（２）　１４１
に、前述のライトデータレジスタ１５１の内容を外部デ
ータバス１３１を介して書き込むことができる。

同様にして、外部レジスタ（１）　１４０の内容をリー
ドデータレジスタ１５２に読み取る場合、内部アドレス
バス１１０に、上記と異なる他の架空レジスタのアドレ
スを送出して書き込み動作を行う。

この時、アドレスデコーダ１６５がアクセスされ、アン
ド回路１８０，１８０’　を付勢すると共に、ライト制
御信号Ａが送出されるので、リード制御信号Ｂが出力さ
れ、アドレスレジスタ１５０で指定された外部レジスタ
（１）　１４０の内容が、外部リザルトバス１３２に読
み出されて、リードデータレジスタ１５２に書き込むこ
とができる。

次に、該リードデータレジスタ１５２の内容を、プロセ
ッサ（ＭＰＩＩ）　ｌに読み取る場合、該プロセッサ（
ＭＰＩＪ）　１のマイクロプログラムによって、内部ア
ドレスバス１１０にリードデータレジスタ１５２を指定
するアドレスを送出し、読み出し動作を行うと、アドレ
スデコーダ１６５がアクセスされると共に、リード制御
信号Ａが送出されることにより、アンド回路１８２が付
勢され、当該リードデータレジスタ１５２の内容が内部
データバス１１１に読み出されるので、プロセッサ（Ｍ
ＰＵ）１が該内部データバス１１１の内容を読み取るこ
とにより、リードデータレジスタ１５２の内容を知るこ
とができる。

このように、本発明においては、外部レジスタ１４に対
するリード／ライトを行う場合、内部アドレスバスに架
空のレジスタのアドレスを送出することにより、対応す
るアドレスデコーダをアクセスして、当該リード／ライ
ト制御信号Ｂを生成するようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の間接アドレスレ
ジスタ制御方式は、内部アドレスバス。

及び内部データバスと、リード／ライト制御信号Ａによ
って内部レジスタに対する直接アクセスを行う機能を備
えたプロセッサにおいて、該内部レジスタの内容によっ
て間接的に間接アドレスレジスタ（外部レジスタ）に対
するアドレスとデータとを指定し、上記内部アドレスバ
スと、リード／ライト制御信号Ａとを用いて、該外部レ
ジスタに対するリード／ライト制御信号Ｂ　（ストロー
ブ信号）を生成し、該ストローブ信号によって、当該外
部レジスタを直接的にアクセスするようにしたものであ
るので、間接アドレス制御に必要なバードウエア量が少
なくなり、マイクロプログラムの制御が簡単で、マイク
ロ命令の数も少なくなって、アクセスタイムが速くなる
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例をブロック図で示した図。 第２図は従来の間接アドレスレジスタ制御方式を示した
図。 である。 図面において、 １はプロセッサ（ＭＰＵ）、　　１１０は内部アドレス
バス。 １１１は内部データバス、１２０はリード制御信号Ａ。 １２１はライト制御信号Ａ。 １６０〜１６４．１６５．１６６、１８はアドレスデコ
ーダ。 １５は内部レジスタ。 １５０はアドレスレジスタ。 １５１はライトデータレジスタ。 １５２はリードデータレジスタ。

Claims (1)

1. 【特許請求の範囲】 少なくとも、内部アドレスバス（１１０）、及び内部デ
   ータバス（１１１）を備え、リード／ライト制御信号（
   １２０、１２１）によって内部レジスタ（１５）に対す
   る直接アクセスを行う機能と、 該内部レジスタ（１５）の特定のレジスタに、外部レジ
   スタ（１４）を選択する為のアドレスと、該外部レジス
   タ（１４）に対するライトデータ、或いは該外部レジス
   タ（１４）からのリードデータを置数できる機能と、 該内部レジスタ（１５）にアドレスと、データを設定し
   て、間接的にアクセスできる間接アドレスレジスタ（外
   部レジスタ）（１４）と、 該内部レジスタ（１５）と、該外部レジスタ（１４）と
   の間に外部アドレスバス（１３０）、外部データバス（
   １３１）、及び外部リザルトバス（１３２）を備えたプ
   ロセッサ（ＭＰＵ）１において、 該内部レジスタ（１５）の特定のレジスタに、該外部レ
   ジスタ（１４）のアドレスと、データとを設定し、上記
   内部アドレスバス（１１０）と、リード／ライト制御信
   号Ａを用いて、該外部レジスタ（１４）を直接的にアク
   セスするようにしたことを特徴とする間接アドレスレジ
   スタ制御方式。