JPS61161560A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ駆動型のプロセッサに接続されるメモリ
装置に関する。

（従来の技術） 従来、データ駆動型プロセッサとメモリ装置との間のメ
モリアクセスは次のように行われていた。

データ駆動型プロセッサは、メモリ装置に対して数値デ
ータと処理命令を示す命令コードとを含むデータ（以後
これをトーク／と呼ぶ）を転送してメモリ・アクセスを
行ってきた。まｔ、メモリ装置は、ライト・データ・レ
ジスタを備え、ライト・データ・セット命令、メモリ・
リード命令。

メモリ・ライト命令を入力できるようになってい几。そ
のライト・データ・セット命令を含ムトーク７を受は取
り次場合、このトークンに含まれる数値データをライト
・データ・レジスタにセクトし、メモリ・リード命令を
含むトーク／ｌ−受は取っ九場合、トーク７に含まれる
数値データをメモリ・アドレスとしてメモリの内容を読
み出し、メモリ・ライト命令を含むトークンを受は取っ
た場合、トーク／に含まれる数値データをメモリ・アド
レスとしてライト・データ・レジスタの内容をメモリに
書き込むよう動作してい九。

従って、メモリ・リード動作では、メモリ装置への１ト
ーク／の転送時間で転送できるのに対し、メモリ・ライ
ト動作では２トークンの転送時間を必要とし、メモリ・
ライト動作に要する時間がかかるという欠点を有してい
た。

（発明の目的） 本発明の目的は、このような欠点を除き、メモリ・ライ
ト動作において、ある規則に従って順次アドレスを変化
させながらライト動作を実行する場合に１トークノの転
送によって実行することができるようにしたメモリ装置
を提供することにある。

（発明の構成） 本発明の構成は、アドレス・セット命令およびシーケン
シャル・ライト命令とを含む処理命令と数値データとを
有するデータを受けて処理が開始されるデータ駆動型の
メモリ装置に於いて、書込内容をアドレスとしてメモリ
への書込を行うアドレス・レジスタを備え、前記アドレ
ス・セット命令のデータを受は几ときこのデータ内の数
値データｔｍ記アドレス・レジスタにセットし、前記シ
ーケンシャル・ライト命令のデータを受けたときこのデ
ータ内の数値データを書込み、前記アドレス・レジスタ
この書込内容をアドレスとして前記メモリへの書込みを
行い、この書込み終了後、前記アドレス・レジスタの内
容と定数との演算結果の数値を再び前記アドレス・レジ
スタにセットｆることを特徴とする。

（冥流側） 次に本発明を図面を用いて詳細に説明する。

第１図は本発明の一実流側のブロック図である。

本案流側のメモリ装置は、次の第１表に示すように、５
８１類の入力トーク／のみが供給されるものとし、リー
ド０．ライト、シーケンシャル・ライト。

データ・セクト、アドレス・セットの５株類のトークン
の識別がトークン中の命令コード部の数値によって行わ
れ、そのデータ部は各トークンによってアドレス・デー
タやライト・データとして使用される。

第１表 第１図において、ｌは入力制御部、２はデコーダ、３は
メモリ部、４は出力制御部、５は本発明の特徴のアドレ
ス・レジスタとなる同期式２進カウ７メ、６はデータ・
レジスタ、７及び８はマルチプレクサ、１０〜１７はデ
ータ・バス、２０〜３０は制御信号である。同期式２進
カウ／り５はアドレス・レジスタとしての機能も兼ねて
いる。

さて、入カドークツはバス１０を介して入力されるが、
入力のメイミ／グは入力要求信号２１と入力応答信号２
０のへ７ドシエークによって定まる。入力され九トーク
ンの命令コードはバス１１を介してデコーダ２へ入力さ
ｎ１デコーダ２はこの情報から各種の制御信号を発生す
る。

次に各トークンが入力された時のメモリ装置の動作につ
いて説明する。

まず、命令コードが「データ・セット」を表わすトーク
ンが入力されると、デコーダ２はデータ・レジスタ６に
対し、ラッチ信号２５ｔ″アクテイブにする。このデー
タ・レジスタ６はデータ・バス１２を介してトークンの
データ部をラッチする。

命令コードが「アドレス・セット」を表わすトークンが
入力されると、デコーダ２はアドレス・レジスタの機能
をも兼ね九同期式２進カウ／り５に対してロード信号２
４ｔ″アクテイブにし、同期信号２８を発生する。この
同期式２進カウ７タ５ハテータ・バス１２ｔ”介してト
ークンのデータ部をカクンタ内部にセットする。

命令コードが「リード」を表わすトーク７が入力される
と、デコーダ２は、マルチプレクサ７に対してデータ・
バス１２を選択するよう制御信号２７を発生し、メモリ
部３と出力制御部４に対してはリード要求信号２０を出
力する。トークンのデータ部は、データ・バス１２．マ
ルチプレクサ７、データバス１５１に介してリード・ア
ドレスとしてメモリ部３に入力さｎる。このメモリ部３
はリード要求信号３０を受けてメモリ３からデータを読
み出し、データ・バス１７に出力する。出力制御部４は
リード要求信号３０を受は取っ九後、メモリ３のアクセ
ス・タイムに要する時間が経過した後、出力要求信号２
２をアクティブにする。

命令コードが「ライト」を表わすトークンが入力さｎる
と、デコーダ２はマルチプレクサ７に対してデータ・バ
ス１２を選択するよう制御信号２７を発生し、マルチプ
レクサ８に対してはデータ・バス１４を選択するよう制
御信号２６を発生し、メモリ部３に対してはライト要求
信号２９を出力する。トーク／のデータ部はデータ・バ
ス１２゜マルチプレクサ７、データ・バス１５を介して
ライト・アドレスとしてメモリ部３に入力される。

まｔ１データ・レジスタ６の内容がデータ・バス１４、
マルチプレクサ８．データ・バス１６を介してライト・
データとしてメモリ部３に入力される。メモリ部３はラ
イト要求信号２９を受け、データ・バス１５から入力さ
九るアドレス・データとデータ・バス１６から入力され
るライト・データとによってライト動作を行う。

命令コードが［シーケンシャル・ライトＪ’ｊｆｌわす
トークンが入力されると、デコーダ２はマルチプレクサ
７に対しデータ・バス１３を選択するよう制御信号２７
を発生し、マルチプレクサ８に対してはデータ・バス１
２を選択するよう制御信号２６を発生し、メモリ部３に
対してはライト要求信号２９を出力し、このライト要求
信号２９を出力してからメモリ・アクセス・タイム経過
後、同期式２進カク／メ５に対し同期信号２８を発生す
る。トーク／のデータ部はデータ・バス１２゜マルチ・
プレクサ８１データ・バス１６を介してライト・データ
としてメモリ部３に入力される。

同期式２進カウ／り５の内容がデータ・バス１３゜マル
チプレクサ７．データ・バス１ｓを介してライト・アド
レスとしてメモリ部３に入力される。

このメモリ部３は、ライト要求信号２９を受け、データ
・バス１５から入力されるアドレス・データとデータ・
バス１６から入力されるライト・データとによってライ
ト動作を行う。また、同期式２進カウンタ５は、同期信
号２９１に入力し、カウント・アップ全行い、このカウ
ノタ内部のデータが１加算される。

（発明の作用） このメモリのリードには、「リード」トークンの１トー
クノで実行される。セしてメそりのライトには、　「デ
ータ・セクト」　トーク／と、「ライト」トーク／によ
る２トーク／、または「アドレス・セット」トークノド
［シーケンシャル・ライト」トークンによる２トークノ
によって実行される。

しかし、「データ・セット」　トークンと「ライト」ト
ーク７によるライト動作は、同じライト・データを異な
るアドレスのメモリにライトする以外、常に２トークノ
必要であり、１ト−、クツによるライト動作の頻度も少
ないのに対し、「アドレス・セット」トークント「シー
ケンシャル・ライト」トークンによるライト動作は、連
続し几アドレスのメモリ領域に昇順にデータを書き込ん
でいく場合には、最初に書込み領域の先頭アドレスを同
期式２進カウンタ５にセットすれは、あとは「シーケン
シャル・ライト」トークンを入力するだけでライト動作
が行われ、書き込み領域の先頭アドレスから順にデータ
が書き込まれていく。つます、「シーケンシャル・ライ
ト」トーク７１つでライト動作を行えることになる。そ
して、このような、連続領域へのシーケンシャル・ライ
トの行なわれる頻度も九いへん高いものであシ、この「
シーケンシャル・ライト」トークンを使用することによ
り、メモリの書き込み動作を高速に行うことが可能とな
る。

（発明の効果） 本実施例においては、そのリード動作がリード・トーク
／の１トークノによって実行され、そのうイト動作がデ
ータ・セット・トークンとライト・トークンの２トーク
／、又はアドレス・セット・トーク／とシーケンシャル
・ライト・トークンの２トークノによって実行される。

しかし、シーケンシャル・ライト命令にはライト動作後
、アドレス・データを１インクリメノトする機能も含ま
れている究め、シーケアシャルーライト・トークンを続
けて転送することによって連続し九アドレスのメモリ領
域への昇順の書き込みを１回のライトに対し、１トーク
ノの転送で実行できる。

また、本実施例では、アドレス・レジスタの内容との演
算を１加算するというものに設定したが、別の演算を設
定することにより、さらにシーケンシヤル・ライトの使
用頻度は高まるものであシ、結果として、ライト動作の
高速化が可能となる。

【図面の簡単な説明】

第１囚は本発明の一冥流側を示すブロック図である。図
において ｌ・・・・・・入力制御部、２・・・・・・デコーダ、
３・・・・・・メモリ部、４・・・・・・出力制御部、
５・・・・・・同期式２進力１７７タ、６・・・・・・
データーレジスメ、７，８・・・・・・マルチブレフサ
、１０〜１７・・・・・・データバス、２０〜３０・・
・・・・制御信号 である。 ・、１．′

Claims (1)

【特許請求の範囲】
1. アドレス・セット命令およびシーケンシャル・ライト命
   令を含む処理命令と数値データとを有するデータを受け
   て処理が開始されるデータ駆動型のメモリ装置に於いて
   、書込まれた内容をアドレスとしてメモリへの書込みを
   行うアドレス・レジスタを備え、前記アドレス・セット
   命令のデータを受けたときこのデータ内の前記数値デー
   タを前記アドレス・レジスタにセットし、前記シーケン
   シャル・ライト命令のデータを受けたときこのデータ内
   の数値データを書込み、この書込内容をアドレスとして
   前記メモリへの書込みを行い、この書込み終了後、前記
   アドレス・レジスタの内容と定数との演算結果の数値を
   再びそのアドレス・レジスタにセットすることを特徴と
   するメモリ装置。