SU1254487A1

SU1254487A1 - Устройство дл обнаружени конфликтов в процессоре

Info

Publication number: SU1254487A1
Application number: SU853835969A
Authority: SU
Inventors: Леонид Лазаревич Майзельс; Николай Захарович Поздняков
Original assignee: Предприятие П/Я В-2129
Priority date: 1985-01-02
Filing date: 1985-01-02
Publication date: 1986-08-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в процессорах цифровых электронных вычислительных машин. Цель изобретени - расширение области применени устройства за счет вы влени конфликтов при обращении к смежным регистрам общего назначени . Устройство содержит регистры адреса, блоки сравнени , элементы И, триггеры, элемент ИЛИ, элемент НЕ. Устройство обеспечивает обнаружение конфликтов (совпадение адресов), возникающих при совмещенной обработке команд, прин тых в ЕС ЭВМ. Использование устройства в ЭБМ обеспечивает повьппение производительности ЭВМ за счет своевременного вы влени возможного конфликта и вы:- хода из режима совмещенной обработки команд только в этом случае. 3 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в процессорах цифровых электронных вычислительных машин.

Цель изобретени - расширение области применени устройства за счет вы влени конфликтов при обращении к смежным регистрам общего назнечени .

На фиг. 1 изображена структурна схема устройства дл обнаружени конфликтов в процессоре; на фиг. 2 - временна диаграмма вьтолнени команды; на фиг. 3 - вре енна диаграмма совмещенного выполнени команд.

Устройство содержит (фиг, 1) первый регистр 1 адреса, второй регистр 2 адреса, третий регистр 3 адреса, первый блок 4 сравнени , второй блок 5 сравнени , первый элемент И 6, второй элемент И 7, первый триггер 8, второй триггер 9, элемент ИЛИ 10, первый адресный вход И, первьй управл ющий вход 12, второй адресный вход 13 второй управл ющий вход 14, третий адресный вход 15, третий управл ющий вход 16, четвертый управл ющий вход 17, п тый управл киций вход 18, выход 19, третий 20, четвертый 21, п тый 22 шестой 23 элементы И, элемент НЕ 24, третий блок 25 сравнени , четвертый блок 26 сравнени , первый элемент 27 задержки, второй элемент 28 задержки первый вход 29 синхронизации, второй вход 30 синхронизации, третий элемент

31 задержки.

Устройство обеспечивает обнаружение конфликтов (совпадени адресов), возникающих при совмещенной обработке команд, прин тых в ЕС ЭВМ.

Структура команд, прин тых ЕС ЭВМ требует следующей последовательности действий: выборка команд из пам ти и распаковка команд; формирование адреса и выбор операнда; вьтолнение действий и запись результата.

Эти последовательные действи называют этапами обработки команд и обозначают буквой Э с соответствующими индексами Э1, Э2, ЭЗ (фиг,2). Дл повышени производительности одновременно обрабатываютс несколько последовательных команд, наход щихс на разньа этапах обработки (на фиг. 3 приведена временна диаграмма обработки команд KiK-fl).

Особенностью команд ЕС ЭВМ, требующих записи в смежные регистры общего назначени , вл етс то, что

o

5

0

5

.

30

5

45

50

55

в поле Р 1 подобных команд указываетс только один адрес, а запись должна производитьс в два смежных регистра: четный Р и нечетный Р+1.

При одновременной обработке команды К, например типа Умножение И и какой-либо команды К-«-1, например формата Р X, возможна ситуаци : команда К на этапе ЭЗ проводит запись результата в смежные регистры общего назначени , которые должны использоватьс (К+1)-й командой на этапе Э2 в качестве регистров индекса и(или) базы. При этом необходимо прекратить одновременную Обработку команд К,К+1: прекратить вьтолнение команды К+1 и вьтолнить ее после окончани команды К (окончани записи результата).

Устройство работает следующим образом .

После включени питани устройства сигналом, поступающим по входу 17 устройства на вход установки в О триггера 8, производитс установка в О этого триггера.

При выполнении команды К типа Умножение М на этапе Э1 (фиг.3, 4 - начало этапа), на информационном входе триггера 9 устанавливаетс уровень логической 1 с входа 18 устройства (признак записи в смежные регистры общего назначени ).. Установка триггера 9 в 1 происходит при поступлений сигнала на вход синхронизации этого триггера с входа 29 устройства. При этом на входах элементов И 20-23 устанавливаютс уровни логического О к моменту времени (через элемент 31 задержки,элемент НЕ 24).

Длительность задержки элемента 31 задержки выбираетс из услови обеспечени блокировки работы третьего 25 и четвертого 26 блоков сравнени при установке триггера 8,

На входы третьего 25, четвертого 26 блоков сравнени поступают сигналы с выходов элементов И 20-23, обеспечивающие получение уровн логической 1 на входах элементов И 6 и 7.Установкой в единичное состо ние триггера 9 обеспечиваете блокировка работы третьего 25 и четвертого 26 блоков сравнени , В сравнении участвуют только 0-2 разр ды первого 1, второго 2 и третьего 3 регистров адреса. Регистры адреса - четырехразр дные.

С момента времени (фиг, 3) начинаетс одновременна обработка команд К,К+1, На этапе 32 команды К адрес записи результата выполнени команды К с входа 11 устройства поступает на регистр 1 адреса (на установочный вход этого регистра поступает признак этапа 32 с входа 12 устройства). Установка регистра происходит по синхросигналу , поступающему на вход синт хронизации регистра 1 адреса с входа 29 устройства. На этапе 31 команды К+1 адреса индекса и базы команды К+1 со второго 13 и третьего 15 адресных входов устройства поступают на второй 2 и третий 3 регистры адреса (на установочный вход указанных регистров поступают признаки этапа 31 с входа 14 устройства). Установка регистров происходит по синхросигналу,поступающему на входы синхронизации регистров с входа 29 устройства.

При равенстве адресов записи результата вьтолнени команды К и адресов индекса и (или) базы команды К+1 на выходах блока 4 сравнени и (или) блока 5 сравнени устанавливаютс уровни логической I, поступающие на входы элементов И 6 и 7. На входы элементов И 6 и 7 также поступают признак записи в регистры общего назначени с входа 17 устройства; признак этапа 32 команды К с выхода элемента 27 задержки; уровни логической 1 с выходов третьего блока 25 срав

нени и четвертого блока 26 сравнени .

Устройство дл обнаружени конфликтов в процессоре, содержащее пер вый, второй и третий регистры адрес первый и второй блоки сравнени ,эле мент ИЛИ, первый и второй элементы И, первый и второй элементы задержк первый триггер, причем первый выход первого регистра адреса соединен с одним из входов первого и второго блоков сравнени , выходы которых соединены с первыми входами первого и второго элементов И соответственно , первые выходы второго и третьего регистров адреса соединены соответственно с другими входами первого и второго блоков сравнени , выход первого элемента задержки соединен с вторыми входами первого и второго элементов И соответственно, выход второго элемента задержки подключен к установочным входам первого триггера, управл кицими входами устройства с первого по четвертый вл ютс соответственно установочный вход первого регистра адреса и вход первого элемента задержки, установочные входы второго и третьего регистров адреса и вход второго элемента задержки, третьи входы первого и второго элементов И, вход установки в О первого триггера, первым и вторым входами синхронизации устройства вл ютс соответственно входы синхронизацки регистров адреса и вход синхронизации первого триггера, адресными входами устройства вл ютс информационные входы регистров адреса, отличающеес тем что, с целью расширени области применени устройства за счет вы влени

При равенстве адресов записи результата команды Е и, например адреса индекса (фиг. 3) уровень логической 1 с выхода элемента И 6 через элемент ШЖ 10 поступает на информационный вход триггера 9. На установочный вход этого триггера поступает признак этапа 3t команды К+1 с выхода элемента 28 задержки. По синхросигналу, посту- конфликтов при обращении к смежным пающему с входа 30 устройства, проис- регистрам общего назначени , в него ходит установка в 1 триггера 9. Сигнал , по вл ющийс на выходе 19 устройства , используетс дл прекращени ньшолнени команда1 К+1.

Если же команда К требует записи в один регистр общего назначени , то на этапе 31 выполнени подобной команды на вход 18 устройства не постувведены третий и четвертый блоки срав нени , элементы И с третьего по шестой , элемент НЕ, третий элемент задержки второй триггер, причем второй выход первого регистра адреса соединен с первыми входами третьего и п того элементов И, выходы которых подключены к первьм входам третьего и

пает сигнал - признак записи в смеж- 55 четвертого блоков сравнени соответные регистры общего назначени и, следовательно, не происходит установка в 1 триггера 9, что обеспеs 10 15 20

25

0

5

чивает вы вление конфликта по одному адресу записи.

Claims

Формула изобретени

f

Устройство дл обнаружени конфликтов в процессоре, содержащее первый , второй и третий регистры адреса, первый и второй блоки сравнени ,элемент ИЛИ, первый и второй элементы И, первый и второй элементы задержки, первый триггер, причем первый выход первого регистра адреса соединен с одним из входов первого и второго блоков сравнени , выходы которых соединены с первыми входами первого и второго элементов И соответственно , первые выходы второго и третьего регистров адреса соединены соответственно с другими входами первого и второго блоков сравнени , выход первого элемента задержки соединен с вторыми входами первого и второго элементов И соответственно, выход второго элемента задержки подключен к установочным входам первого триггера, управл кицими входами устройства с первого по четвертый вл ютс соответственно установочный вход первого регистра адреса и вход первого элемента задержки, установочные входы второго и третьего регистров адреса и вход второго элемента задержки, третьи входы первого и второго элементов И, вход установки в О первого триггера, первым и вторым входами синхронизации устройства вл ютс соответственно входы синхронизацки регистров адреса и вход синхронизации первого триггера, адресными входами устройства вл ютс информационные входы регистров адреса, отличающеес тем, что, с целью расширени области применени устройства за счет вы влени

конфликтов при обращении к смежным регистрам общего назначени , в него

конфликтов при обращении к смежным регистрам общего назначени , в него

введены третий и четвертый блоки сравнени , элементы И с третьего по шестой , элемент НЕ, третий элемент задержки второй триггер, причем второй выход первого регистра адреса соединен с первыми входами третьего и п того элементов И, выходы которых подключены к первьм входам третьего и

ственно, выходы которых соединены с четвертыми входами первого и второго элементов И соответственно, вьосоды

которых через элемент ИЛИ соединены с информационным входом первого триггера , выход которого вл етс выходом устройства, вторые выходы второго и третьего регистров адреса соединены соответственно с первыми входами четвертого и шестого элементов И, выходы которых подключены к вторым входам третьего и четвертого бло- кбв сравнени соответственно, выход

IS

(Put.j

Редактор И. Касарда

Составитель В. Рудаков

Техред И,Попович Корректор М. Максимишинец

Заказ 4722/53Тираж 671 . Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб. ,д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

второго триггера подключен к входу третьего элемента задержки, выход которого через элемент НЕ соединен с вторьми входами элементов И с тре5 тьего по шестой, вход синхронизации второго триггера соединен с первым входом синхронизации ycTpovicTBa, информационный вход второго триггера л етс п тым управл ющим входом уст10 ройства.

.3/ ,32 ,J ,

фуг. 2 31

Фиг.З