SU1151961A1 - Устройство микропрограммного управлени - Google Patents

Abstract

УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, регистр микрокоманд, блок пам ти адресов возврата, дешифратор микрокоманд, реверсивный счетчик , два элемента И и элемент ИЛИ, первьй и второй входы и выход которого соединены соответственно с выходами первого и второго элементов И и тактовым входом реверсивного счетчика, вход управлени  счетом которого подклвэчен к выходу признака возврата дешифратора микрокоманд, первые йходы адреса чтени  первой и второй групп и первый вход адреса записи блока пам ти адресов возвра та соединены с выходом реверсивного счетчика, вторые входы адреса чтени  первой и второй групп подключены соответственно к шине нулевого потенциала и выходу признака входа в подпрограмму дешифратора микрокоманд , первые входы первого и второго элементов И соединены с синхровхрдом устройства, вторые входы первого и второго элементов И подключены соответственно к выходу признака входа в подпрограмму и выходу признака возврата дешифратора микрокоманд , вход которого соединен с выходом кода управлени  блока пам ти микрокоманд, а вход данных, синхровход и выход регистра микрокоманд подключены соответственно к операционному выходу блока пам ти микрокоманд , синхровходу и операционному выходу устройства, о тлич ающее с   тем, что, с целью упрощени , оно содержит коммутатор адреса перехода , коммутатор услови  перехода, две группы сумматоров по модулю два и элемент ИЛИ-НЕ, первый и второй входы и выход которого соединены соответственно с синхровходом устрой (Л ства, выходом признака возврата дешифратора микрокоманд и синхровходом блока пам ти адресов возврата, вход данных, второй вход адреса записи, первый и второй выходы которого подключены соответственно к выходу коммутатора адреса перехода, ел выходу коммутатора услови  перехода , первым входам сумматоров по модулю два первой и второй групп, со вторые входы которых соединены с Од выходом признака возврата дешифратора микрокоманд, выходы сумматоров по модулю два первой и второй групп подключены соответственно к первому и второму адресньм входам блока пам ти микрокоманд, первый и второй входы данных и управл ющий вход коммутатора адреса перехода соединены соответственно с входом внешнего адреса перехода устройства, выходом адресного полуслова блока пам ти микрокоманд и выходом признака

Description

выбора адреса перехода дешифратора микрокоманд, а первьш и второй входы данных и управл ющий вход коммутатора услови  перехода подключены соответственно к входу услови  пе1151 961 рехода устройства, выходу адреса замещени  блока пам ти микрокоманд и выходу признака выбора перехода дешифратора микрокоманд .

Изобретение относитс  к вычислительной технике и может быть использовано при реализации различных уровней управлени  в процессорах.

Цель изобретени  - упрощение путем использовани  логического способа формировани  исполнительных адресов перехода и совмещени  оборудовани  при организации различных видов перехода.

На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 временна  диаграмма устройства.

В состав устройства вход т блок 1 пам ти микрокоманд, блок 2 пам ти адресов возврата, реверсивный счетчик 3, регистр 4 микрокоманд, дешифратор 5 микрокоманд, коммутатор 6 адреса перехода, коммутатор 7 услови  перехода, элементы И 8 и 9, элемент ИЛИ 10,.элемент ИЛИ-НЕ 11, группы сумматоров по модулю два 12 и 13, вход Т внешнего адреса перехода, вход 15 услови  перехода синхровход 16, выход 7 операционных микрокоманд, выходы 18-20 адресных полуслов, выход 21 адреса замещени , вход 22 Сигнала выбора безусловного или условного перехода, вход 23 сигнала выбора внешнего или внутреннего адреса перехода, йход 24 данных, выход 25 сигнала услови  перехода, признак входа 26 в подпрограмму, признак возврата в программу 27, выход состо ни  реверсивного счетчика 28. , Устройство работает следующим образом.

Формат слова микрокоманд, хран щихс  в блоке 1 пам ти микрокоманд имеет вид

т+2

т+1

га

JA

20 21

где и/ - код управл ющих микрокоманд , поступающих на вход дешифратора 5 микрокоманд; и,, - код операционных микрокоманд , поступающих на вход

регистра 4 микрокоманд.

Адрес микрокоманды на входе блока 1 представл етс  в виде двух адд :ресных полуслов, которые поступают с выходов сумматоров по модулю два 12 и 13. Блок 2 пам ти адресов возврата представл ет собой трехадресное ОЗУ, в котором первые два адреса служат дл  одновременного считывани  информации на два независимых выхода 18 и 19, а третий - дл  записи информации с выхода 24.

Адрес чтени  данных на выходе 18 формируетс  состо нием реверсивного счетчика 3 и сигналом нулевого потенциала (логического нул ) , а на выход 19 - состо нием реверсивного счетчика 3 и сигналом признака входа 26 в подпрограмму. Адрес записи образуетс  состо нием реверсивного счетчика 3 и сигналом с выхода коммутатора 7 услови  перехода. При совпадении адреса чтени  и адреса записи по фронту синхроимпульса на выходе считываетс  данное, записанное в блок 2 пам ти адресов возврата в предьщущем такте, а по спаду синхроимпульса на выходе - данное с входа 24.

В зависимости от способа обращени  к блоку 2 пам ти адресов возврата имеет место четыре режима, пред- ставленных в таблице, где j - состо ние реверсивного счетчика 3. Отметим особенности каждого из режимов.

J. Переход внутриподпрограммный. Здесь состо ние реверсивного счетчика не измен етс , Одно из полуслов 5 замен етс  содержимым из пол  20 сло3 ва микрокоманды. Выбор замещаемого полуслова определ етс  полем 21 сло ва микрокоманды. При этом соответст вующий сигнал через коммутатор 7 поступает на выход 25. В результате при чтении одно полуслово оказывает с  новым, а второе старым. 2. Переход межподпрограммный. Перед загрузкой в блок 2 пам ти адр сов возврата нового адреса, в случа наличи  на выходе 25 сигнала логиче кой 1, на синхровходе реверсивног . счетчика формируетс  один импульс, которбму его содержимое увеличиваетс  на 1. После этого в блоке пам ти адресов возврата происходит запись с входа 24 нового адресного полуслова, которое затем при чтении мультиплицируетс  на выходах 18 и 1 т.е. начальный адрес подпрограммы предполагаетс  состо щим на двух одинаковых полуслов. При этом старое значение адреса, бывшее перед выполнением перехода, сохран етс . Этот вид перехода используетс  при входе в подпрограмму. Если при выполнении рассматриваемого вида перехода на выходе 25 имеет место сигнал логического О, то состо ние реверсивного счетчика не мен етс , а запись производитс  в правое полуслово старого адреса. |В результате переход будет осуществлен по адресу, полученному модификацией старого адреса путем мультиплицировани  его левого полуслова. Этот вид перехода дл  различных зна чений адреса места замещени  на вхо де 25 может использоватьс , в частности , при организации начальных пусков. 3. Возврат в программу. Перед возвратом в программу предварительно уменьшаетс  на 1 содержимое реве сивного счетчика 3. Дл  этого по признаку 27 на входе управлени  сче том реверсивного счетчика устанавли ваетс  сигнал обратного направлени  счета, а на входе элемента И 9 разрешение счета. После изменени  состо ни  реверсивного счетчика, старое значение адреса, по которому находилась команда входа в подпрограмму , считываетс  из блока пам ти адресов возврата в инверсном коде, т.е. все адреса возврата предполагаютс  равными инверсному значению адресов команд входа в рассматрива614 емую подпрограмму. Дл  исключени  i стирани  адреса возврата в процессе выхода из подпрограммы запись в блок 2 блокируетс  путем формировани  запрета в виде высокого уровн  на входе элемента ИЛИ-НЕ 11. Инверси - адреса команды входа в подпрограмму при этом осуществл етс  с помощью двух групп сумматоров по модулю два 12 и 13, которые по сигналу 27 станов тс  инверторами. Рассмотрим теперь подрежимы работы устройства, возникающие в зависимости от способа формировани  адреса на входе 24. Эти подрежимы определ ютс  с одной стороны значени ми самых замещающих адресных полуслов, а с другой стороны - сигналами 22 и 23. . 1.Условный внутрипрограммный пербход . Здесь по сигналу 22 в качестве адреса замещени  выбираетс  внутренний 20 либо внешний адрес 14. При этом, если полуслово на входе 24 оказываетс  отличным от обоих адресных полуслов в текущей команде, то переход в зависимости от услови  15 осуществл етс  по одному из двух направлений . Если же полуслово на входе 24 совпадает с одним из двух старых полуслов 18 или 19, то при одном из значений услови  15 переход фактически будет отсутствовать, поскольку произойдет замещение одного адресного полуслова другим полусловом с тем же значением. Это свойство позвол ет очень просто организовать в программе режим ожидани  путем соответству-. ющего распределени  адресов. Использование внешнего адреса при рассмотренном виде условного перехода позвол ет осуществл ть автоматическую синхронизацию процессов управлени , реализуемых различными устройствами управлени  . Этот же вид перехода при использовании внешнего адреса 14 удобно, примен ть дл  организации многозначного условного перехода, в котором в качестве внешнего адреса используетс  набор провер емых условий, а признак 15 выбирает адрес 21. 2.Условный межподпрограммный переход . Здесь-на вход 24 поступает адресное полуслово 20. При этом в случае выполнени  услови  15 производитс  переход на выполнение подпрограммы , а при отсутствии реверсив .jibM счетчик 3 не мен ет своего состо ни  и запись адресного полуслова 20 производитс  в другое полуслово, В результате программа остаетс -в прежнем состо нии, т.е. переходит в режим ожидани  по влени  услови . Этот вид условного перехода позвол ет просто организовать начальный за- пуск программы из некоторого фиксированного состо ни , в которое программа переводитс  либо по специальному сигналу начальной установки, либо вс к1& раз после окончани  текущей программы, В этом случае на вход 15 поступает значение триггераиндикатора , устанавливаемого в состо ние 1 при установке на входе 14 нового адреса перехода и сбрасываемого в состо ние О после вьтолн ни  перехода. Тогда в случае отсутстви  нового адреса, свидетельствующего об отсутствии запроса, програм ма оказываетс  в состо нии ожидани .

Т 00

О 10

Переход межподпрограммный

Возврат в программу

2J + 1 I

2J

Ч

4 19

18

2J

24

J

2(J4-1)

2(j + 1) + l|

18 19

2(j-1)ll

-t19

ie В последней команде указанной программы осуществл етс  переход по типу возврата из подпрограммы, в ре|зультате чего оп ть будет анализироватьс  наличие нового запроса. Работа устройства в описанных режимах иллюстрируетс  временной диаграммой на фиг, 2, где t,и t начало входа и выхода из подпрограммы; Z;, и fj - задержка распространени  сигнала с выходов 18 и 19 через сумматоры по модулю два 12 и 13, блок 1 пам ти и дешифратор 5 к выходу 26(27), а щтриховкой показано безразличное состо ние адреса 24, Дл  обеспечени  правильной работы устройства предполагаетс , что в блоке 2 пам ти адресов возврата на входе имеетс  двухтактный входной регистр (как в ИС 564 ИР11, например), Также двухтактным должен быть регистр микрокоманд 4.

Claims (1)

1. УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр микрокоманд, блок памяти адресов возврата, дешифратор микрокоманд, реверсивный счетчик, два элемента И и элемент ИЛИ, первый и второй входы и выход которого соединены соответственно с выходами первого и второго элементов . И и тактовым входом реверсивного счетчика, вход управления счетом которого подключен к выходу признака возврата дешифратора микрокоманд, первые входы адреса чтения первой и второй групп и первый вход адреса записи блока памяти адресов возврата соединены с выходом реверсивного счетчика, вторые входы адреса чтения первой и второй групп подключены соответственно к шине нулевого потенциала и выходу признака входа в подпрограмму дешифратора микрокоманд, первые входы первого и второго элементов И соединены с синхровходом устройства, вторые входы первого и второго элементов И подключены соответственно к выходу признака ' входа в подпрограмму и выходу признака возврата дешифратора микрокоманд, вход которого соединен с выходом кода управления блока памяти микрокоманд, а вход данных, синхровход и выход регистра микрокоманд подключены соответственно к операционному выходу блока памяти микрокоманд, синхровходу и операционному выходу устройства, ό т л и ч ающее с я тем, что, с целью упрощения, оно содержит коммутатор адреса перехода, коммутатор условия перехода, две группы сумматоров по модулю два и элемент ИПИ-НЕ, первый и второй входы и выход которого соединены g соответственно с синхровходом устройства, выходом признака возврата дешифратора микрокоманд и синхровходом блока памяти адресов возврата, вход данных, второй вход адреса записи, первый и второй выходы которого подключены соответственно к выходу коммутатора адреса перехода, выходу коммутатора условия перехода, первым входам сумматоров по модулю два первой и второй групп, вторые входы которых соединены с выходом признака возврата дешифратора микрокоманд, выходы сумматоров по модулю два первой и второй групп подключены соответственно к первому и второму адресным входам блока памяти микрокоманд, первый и второй входы данных и управляющий вход коммутатора адреса перехода соединены соответственно с входом внешнего адреса перехода устройства, выходом адресного полуслова блока памяти микрокоманд и выходом признака рехода устройства, выходу адреса замещения блока памяти микрокоманд и выходу признака выбора перехода дешифратора микро команд.

   выбора адреса перехода дешифратора микрокоманд, а первый и второй входы данных и управляющий вход коммутатора условия перехода подключены соответственно к входу условия пе-