JPS5833584B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】 この発明は情報処理装置例えばマイクロコンピュータ装
置に係り、なお特に高速処理ができるように改善された
ジェネラルレジスタを有するマイクロコンピュータ装置
に関する。

この明細書中で使用される「ジェネラルレジスタ」は、
「いろいろな操作の対象として使えるレジスタ（汎用レ
ジスタ）」として定義され、例えばアキュムレータやイ
ンテックスレジスタなどにも使用し得るレジスタのこと
である。

情報処理装置例えばマイクロコンピュータ装置は、テー
タ転送、演算、比較、分岐等の処理を行なう中央演算処
理装置（一般にｃｐｕと呼ばれる）と、この中央演算処
理装置が前記処理を実行するのに必要な情報を蓄積する
記憶装置（例えばＲＡＭ。

ＲＯＭなど）と、データ処理装置が外部との情報の交換
を行なうための入出力装置（例えばキーボード等）とか
ら主に構成されている。

前記中央演算処理装置は一般に１チツプで構成されてお
り、加減算等の演算論理操作を実行する論理演算ユニッ
トや、アキュムレータ等しても使用し得るジェネラルレ
ジスタなどを内蔵している。

前記中央演算処理装置と前記入出力装置との情報交換は
、入力ポート或いは出力ポート（これらを総称して入出
力ポートということもある）を介して行なわれる。

前記中央演算処理装置と前記入出力ポートとの情報授受
には、従来法のような操作が必要であった。

１、中央演算処理装置から出力ポートへの書き込み時。

■ 出力ポートの変更したい内容の計算等が、中央演算
処理装置内で行なわれる。

■ 出力ポートの現時点での内容（変更前の出力ポート
の内容）が、一旦ジエネラルレジスタに読み込まれる。

■ ジェネラルレジスタに読み込まれた変更前出力ポー
トの内容が、前記のでの計算結果に応じて変更される。

■ ジェネラルレジスタの変更後の内容が、出力データ
として出力ポートに書き込まれる。

尚出力ポートが、中央演算処理装置への読み込み機能を
備えていない場合は、更に次の■の操作を必要とした。

■ ジェネラルレジスタの変更後の内容を、他の記憶装
置（例えばＲＡＭ）にも格納しておく。

２、入力ポートから中央演算処理装置への読み込み時。

■ 入力ポートからの情報（入力データ）が、一旦ジエ
ネラルレジスタに読み込まれる。

■ 中央演算処理装置内で、ジェネラルレジスタに読み
込まれた情報が処理される。

このように従来゛情報処理装置では、入出力ポートと中
央演算処理装置との間で交換される情報は、−具入出力
ポート外のジェネラルレジスタに蓄積される必要があり
、入出力に対する情報処理時間が長くなる欠点があった
。

この発明の目的は上記従来の欠点を除去し、入出力に対
する処理速度が速い情報処理装置を提供することにある
。

本発明者達は、ジェネラルレジスタを構成する一部レジ
スタに入出力ポートとして使用し得るレジスタを設ける
ことにより、上記目的を実現させた。

以下図面を参照して、この発明による代表的一実施例を
説明する。

第１図はこの発明による情報処理装置の代表的一実施例
であるマイクロコンピュータ装置の全体像を示す概略図
である。

第１図に於いて、マイクロコンピュータ装置はデータ転
送、演算、比較、分岐等の処理を行なう中央演算処理装
置１００と、この中央演算処理装置１００が前記処理を
実行するのに必要な情報を蓄積する記憶装置（例えばＲ
ＡＭ、ＲＯＭ等）２００と、マイクロコンピュータ装置
が外部との情報の交換を行なうための入出力装置３００
（例えばキーボード等）とから主に構成されている。

これら中央演算処理装置１００、記憶装置２００、入出
力装置３００は、バス４００によって相互に接続され、
情報はこのバス４００を介して各部へ転送される。

前記中央演算処理装置１００は１チツプで構成され、例
えば第２図に示されるように、実行命令を解読するファ
ンクションレジスタ（Ｆレジスタ）１ａと、ファンクシ
ョンレジスタ１ａからの情報等を一時的に蓄積するテン
ポラリレジスタ（Ａ。

Ｔ、Ｂ、Ｍレジスタ）１ｂと、テンポラリレジスタ１ｂ
からの情報で加減算、論理積、論理和、シフトなどの演
算論理を実行する演算論理ユニット２と、中央演算処理
装置１００で行なわれる処理のシーケンスが格納される
マイクロプログラムメモリ（マイクロプログラムＲＯＭ
）３と、マイクロプログラム上の分岐を制御するマイク
ロ分岐制御ユニット４と、命令状態を記憶指示するプロ
グラムカウンタ（第２図では図示せず）を含んだジェネ
ラルレジスタ５と、このジェネラルレジスタ５のうちの
どのレジスタを使用するかを選択するアドレスデコーダ
６と、中央演算処理装置１００の現在の状態を記憶する
フリップフロップレジスタ及びこれらを制御する回路を
含んだステータス制御ユニット７と、割込要求に対する
マスク及び同時に割込要求があった場合に最も優先度の
高い割込要求を識別する回路などを含んだ割込制御ユニ
ット８と、前記記憶装置２００と入出力装置３００内に
あるレジスタとの間で行なわれる情報転送を制御するコ
モンバス制御ユニット９と、前記各レジスタ（ファンク
ションレジスクｌａ、テンポラリレジスタｌｂ、ジェネ
ラルレジスタ）への情報をセットするタイミングを決定
するクロックパルス等を発生するタイミングジェネレー
タ１０と、特殊なビット拡張等を行なうための特殊関数
ユニット１１を内蔵している。

又番号５０で示されるものは各部へ情報を転送する内部
バスである。

各部の情報の流れ及び制御信号等については、一般に知
られている従来中央演算処理装置の場合とほぼ同様であ
るのでその説明は省略する。

第３図は、第２図に於ける前記ジェネラルレジスタ５と
アドレスレコーダ６との関係を更に詳細に示したブロッ
ク図である。

第３図に示されるように、ジェネラルレジスタは例えば
８個のレジスタＧＲｏ、ＧＲ１，ＧＲ２゜・・・、ＧＲ
６，ＧＲ７から構成されており、これらレジスタＧＲｏ
、ＧＲ，，・・・ＧＲ７のうちの第２レジスタＧＲ１は
プログラムカウンタ（ＰＣ）として使用され、第２レジ
スタＧＲ１はプログラムステータスワード（ＰＳＷ）と
して使用される。

尚プログラムカウンタは、実行中のプログラムの命令の
アドレスを保持するレジスタであり、プログラムステー
タスワードはその他のプログラム状態（割込状態など）
を保持するレジスタである。

前記８レジスタＧＲｏ、ＧＲｌ、・・・、ＧＲ７のうち
のルジスタ例えばレジスタＧＲ７は、出力ポートとして
使用され、信号線６０を介して入出力装置３００に接続
されている。

番号６で示されるものはアドレスデコーダで、３本のア
ドレス指定信号線７０を介して３ビツト構成の信号が入
力され、８本のアドレス線８０を介して前記ジェネラル
レジスタ５のうちのどのレジスタであるかを指定する信
号を出力するようになっている。

尚ゲート５′は、前記内部バス５０とジェネラルレジス
タ５との情報授受を制御する為に設けられており、この
ゲート５′はコントロール線９０を介して制御されるよ
うになっている。

このように情報処理装置を構成すれば、出力ポートがジ
ェネラルレジスタ５を構成するーレジスタＧＲ７自身で
あることより、従来のように態々出力ポートの内容をジ
ェネラルレジスタ５に読み込ませる操作とか、ジェネラ
ルレジスタ５の内容を出力ポートに書き込む操作の必要
が無く、処理速度は向上する。

以上説明した実施例では、ジェネラルレジスタを構成す
るルジスタを出力ポートとして使用したが、入力ポート
として使用してもよい。

ジェラルレジスタを構成するルジスタを入力ポートとし
て使用すれば、従来必要とされていた入力ポートからの
入力情報をジェネラルレジスタへ読み込ませる操作の必
要が無く、処理速度は向上する。

勿論、ジェネラルレジスタのうちのルジスタを入力ポー
トに使用し、他のルジスタを出力ポートに使用してもよ
い。

尚入出力ポートに使用されるレジスタは、入出力ポート
専用に用いてもよく、又入出力ポートのみならず他の用
途に使用してもよく、要はジェネラルレジスタを構成す
るレジスタの一部を入出力ポートとして使用出来る構ｅ
、（即ち実施例のように例えば、ジェネラルレジスタ５
を構成する他のレジスタＧＲ・・・、ＧＲ７がアドレス
デコーダ６０ ツ によって選択されるのと同様に、出力レジスタとして使
用されるレジスタＧＲ７もアドレスデコーダ６によって
選択される構成）となっておればよい０ 従って以上の記載から明らかなように、この発明によれ
ば処理速度の向上した情報処理装置を提供できる。

【図面の簡単な説明】

第１図はこの発明によるデータ処理装置の代表的一実施
例であるマイクロコンピュータ装置の全体像を示すブロ
ック図であり、第２図は第１図に於ける中央演算処理装
置を示すブロック図であり、第３図は第２図に於けるジ
ェネラルレジスタとアドレスデコーダとの関係を示すブ
ロック図である。 ＧＲ７・・・・・・出力ポートとして使用されるレジス
タ、５・・・・・・ジェネラルレジスタ。

Claims (1)

【特許請求の範囲】
1. １ 人力ポート若しくは出力ポートとしての機能を備え
   たレジスタを含んだジェネラルレジスタを具備したこと
   を特徴とする情報処理装置。