JP2553630B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2553630B2 JP2553630B2 JP63117249A JP11724988A JP2553630B2 JP 2553630 B2 JP2553630 B2 JP 2553630B2 JP 63117249 A JP63117249 A JP 63117249A JP 11724988 A JP11724988 A JP 11724988A JP 2553630 B2 JP2553630 B2 JP 2553630B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- byte
- data bus
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はマイクロプロセッサの汎用レジスタ等で用い
るデータ処理装置に関するものである。
るデータ処理装置に関するものである。
従来の技術 従来のデータ処理装置として第３図にその構成図を示
す。１はレジスタファイル、２は主記憶、３は演算装
置、10aはレジスタファイル１の一方の出力データと主
記憶２と接続された第１のデータバス、10bはレジスタ
ファイル１のもう一方の出力データと接続された第２の
データバス、11はレジスタファイル１の入力データと接
続された第３のデータバス、12は第１のデータバス10a
と主記憶２とを接続する外部バス、18は演算装置３の入
力データを拡張する拡張器である。
す。１はレジスタファイル、２は主記憶、３は演算装
置、10aはレジスタファイル１の一方の出力データと主
記憶２と接続された第１のデータバス、10bはレジスタ
ファイル１のもう一方の出力データと接続された第２の
データバス、11はレジスタファイル１の入力データと接
続された第３のデータバス、12は第１のデータバス10a
と主記憶２とを接続する外部バス、18は演算装置３の入
力データを拡張する拡張器である。
以上のように構成された従来のデータ処理装置におい
ては、例えば主記憶２からデータをロードしてレジスタ
にライトすると同時に同一レジスタのデータを第２のデ
ータバス10（ｂ）に出力を行わなければならない場合、
レジスタへのライトはライトデータを主記憶２から拡張
器18に入力されデータの拡張を行ない、その後演算装置
３を通ってレジスタファイル１中の指定されたレジスタ
にライトされる。一方ライトされたレジスタのリードは
レジスタへのライト完了後第２のデータバス10（ｂ）に
データを出力する。
ては、例えば主記憶２からデータをロードしてレジスタ
にライトすると同時に同一レジスタのデータを第２のデ
ータバス10（ｂ）に出力を行わなければならない場合、
レジスタへのライトはライトデータを主記憶２から拡張
器18に入力されデータの拡張を行ない、その後演算装置
３を通ってレジスタファイル１中の指定されたレジスタ
にライトされる。一方ライトされたレジスタのリードは
レジスタへのライト完了後第２のデータバス10（ｂ）に
データを出力する。
発明が解決しようとする課題 しかしながら上記のような構成では主記憶中のデータ
をレジスタにライトする場合演算装置を経由してデータ
の拡張を行ないレジスタに書き込む必要があるために主
記憶からの読みこみに時間を要していた。また同時に同
一レジスタのリードを行なう場合、主記憶中のデータは
レジスタへのライトが完了するまでレジスタのリードは
行えないという問題点を有していた。
をレジスタにライトする場合演算装置を経由してデータ
の拡張を行ないレジスタに書き込む必要があるために主
記憶からの読みこみに時間を要していた。また同時に同
一レジスタのリードを行なう場合、主記憶中のデータは
レジスタへのライトが完了するまでレジスタのリードは
行えないという問題点を有していた。
本発明はかかる点に鑑み、主記憶中のデータのレジス
タへの高速なライトを行うとともに、同時に同一レジス
タへのリードライトが行なわれた場合でもオーバヘッド
なくアクセス可能なデータ処理装置を提供することを目
的とする。
タへの高速なライトを行うとともに、同時に同一レジス
タへのリードライトが行なわれた場合でもオーバヘッド
なくアクセス可能なデータ処理装置を提供することを目
的とする。
課題を解決するための手段 本発明は、主記憶と、前記主記憶と接続されたデータ
バスと、前記データバスからデータを入力し拡張を行う
第１の拡張器と、複数の入出力ポートを有し前記第１の
拡張器からデータを入力しバイト単位でのデータの保持
が可能な複数のレジスタからなるレジスタファイルと、
前記レジスタファイルの出力するデータと前記データバ
スのデータとを入力しバイト単位にデータを選択し出力
するバイトセレクタと、前記バイトセレクタの出力デー
タを拡張する第２の拡張器と、前記第２の拡張器からデ
ータを入力し演算を行ない前記データバスへデータを出
力する演算部と、前記バイトセレクタと前記第１および
第２の拡張器とレジスタファイルの制御を行う制御部を
備えたことを特徴とするデータ処理装置である。
バスと、前記データバスからデータを入力し拡張を行う
第１の拡張器と、複数の入出力ポートを有し前記第１の
拡張器からデータを入力しバイト単位でのデータの保持
が可能な複数のレジスタからなるレジスタファイルと、
前記レジスタファイルの出力するデータと前記データバ
スのデータとを入力しバイト単位にデータを選択し出力
するバイトセレクタと、前記バイトセレクタの出力デー
タを拡張する第２の拡張器と、前記第２の拡張器からデ
ータを入力し演算を行ない前記データバスへデータを出
力する演算部と、前記バイトセレクタと前記第１および
第２の拡張器とレジスタファイルの制御を行う制御部を
備えたことを特徴とするデータ処理装置である。
作用 本発明は前記した手段により、主記憶中のデータをレ
ジスタにライトすると同時にライトしたレジスタをリー
ドする場合、レジスタリードデータはバイトセレクタに
よりライトされるレジスタのバイトはデータバスのデー
タを選択しライトが行なわれないレジスタのバイトはレ
ジスタのデータを選択してデータを構築する。しかしな
がらデータバスのデータを選択したバイトは第１の拡張
器によるデータ拡張される前のデータなので第２の拡張
器はデータの整合性が保たれるように入力されたデータ
を拡張する。また主記憶はデータバスに接続されている
のでデータのディレイ時間も小さい。一方レジスタへの
ライトは前述したようにレジスタリードのために高速に
データをライトする必要がないのでレジスタリードと平
行し充分な時間をもって第１の拡張器によってデータ拡
張されたライトデータをレジスタにライトすることがで
きる。
ジスタにライトすると同時にライトしたレジスタをリー
ドする場合、レジスタリードデータはバイトセレクタに
よりライトされるレジスタのバイトはデータバスのデー
タを選択しライトが行なわれないレジスタのバイトはレ
ジスタのデータを選択してデータを構築する。しかしな
がらデータバスのデータを選択したバイトは第１の拡張
器によるデータ拡張される前のデータなので第２の拡張
器はデータの整合性が保たれるように入力されたデータ
を拡張する。また主記憶はデータバスに接続されている
のでデータのディレイ時間も小さい。一方レジスタへの
ライトは前述したようにレジスタリードのために高速に
データをライトする必要がないのでレジスタリードと平
行し充分な時間をもって第１の拡張器によってデータ拡
張されたライトデータをレジスタにライトすることがで
きる。
実 施 例 第１図は本発明の第１の実施例におけるデータ処理装
置の構成図である。第１図においては１はデータをバイ
ト単位にライト可能な複数のレジスタを有するレジスタ
ファイル、２は主記憶、３は演算装置、４は前記主記憶
２からロードされるデータを拡張する第１の拡張器、2
5、35はレジスタから読みだされたデータを拡張する第
２の拡張器、26、36はレジスタから読みだされたデータ
と第３のデータバス11のデータをバイト単位で選択可能
なバイトセレクタ、28、38はレジスタリードデータバ
ス、９はレジスタライトデータバス、10aは第１のデー
タバス、10bは第２のデータバス、11は第３のデータバ
ス、13はレジスタファイル１内のレジスタ、14はレジス
タファイル１内のレジスタ13とは異なる他のレジスタ
で、15a、15bは各々第２の拡張器25、35への拡張指示信
号で、16a、16bはバイトセレクタ26、36への選択信号
で、21はレジスタファイル１への制御信号、22は第１の
拡張記４への拡張指示信号出、17は制御部である。尚本
実施例ではレジスタのビット数は32ビット（４バイト）
とする。
置の構成図である。第１図においては１はデータをバイ
ト単位にライト可能な複数のレジスタを有するレジスタ
ファイル、２は主記憶、３は演算装置、４は前記主記憶
２からロードされるデータを拡張する第１の拡張器、2
5、35はレジスタから読みだされたデータを拡張する第
２の拡張器、26、36はレジスタから読みだされたデータ
と第３のデータバス11のデータをバイト単位で選択可能
なバイトセレクタ、28、38はレジスタリードデータバ
ス、９はレジスタライトデータバス、10aは第１のデー
タバス、10bは第２のデータバス、11は第３のデータバ
ス、13はレジスタファイル１内のレジスタ、14はレジス
タファイル１内のレジスタ13とは異なる他のレジスタ
で、15a、15bは各々第２の拡張器25、35への拡張指示信
号で、16a、16bはバイトセレクタ26、36への選択信号
で、21はレジスタファイル１への制御信号、22は第１の
拡張記４への拡張指示信号出、17は制御部である。尚本
実施例ではレジスタのビット数は32ビット（４バイト）
とする。
以上のように構成された本実施例のデータ処理装置に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
異なるレジスタにライトとリードが同時に指示された
場合例えばレジスタ13のデータを演算装置３に出力し、
主記憶２中のデータをレジスタ14にライトする指示がな
された場合を例にとって説明する。ライトデータは主記
憶２から第３のデータバス11を通って第１の拡張器４に
入力される。ライトデータは第１の拡張器４でデータの
拡張が行われレジスタライトデータバス９に出力されレ
ジスタ14にライトされる。一方レジスタ13のデータはレ
ジスタリードデータバス28に出力される。制御部17から
出力される選択信号16aに従って、第２図の様に構成さ
れるバイトセレクタ６はレジスタリードデータバス28の
第１バイトから第４バイトまですべてを選択し第２の拡
張器25に出力する。第２の拡張器25は入力されたデータ
を制御部17から出力された拡張指示信号15aの指示に従
って拡張し第１のデータバス10aに出力し演算装置３に
入力される。
場合例えばレジスタ13のデータを演算装置３に出力し、
主記憶２中のデータをレジスタ14にライトする指示がな
された場合を例にとって説明する。ライトデータは主記
憶２から第３のデータバス11を通って第１の拡張器４に
入力される。ライトデータは第１の拡張器４でデータの
拡張が行われレジスタライトデータバス９に出力されレ
ジスタ14にライトされる。一方レジスタ13のデータはレ
ジスタリードデータバス28に出力される。制御部17から
出力される選択信号16aに従って、第２図の様に構成さ
れるバイトセレクタ６はレジスタリードデータバス28の
第１バイトから第４バイトまですべてを選択し第２の拡
張器25に出力する。第２の拡張器25は入力されたデータ
を制御部17から出力された拡張指示信号15aの指示に従
って拡張し第１のデータバス10aに出力し演算装置３に
入力される。
次に同一レジスタに対してリードライトアクセスが同
時に指示された場合例えば主記憶２中のデータ１バイト
を読出しデータの拡張を行ないレジスタ13の下位２バイ
トにライトすると同時にレジスタ13のデータをリードす
る指示がなされた場合を例にとって説明する。ライトデ
ータは主記憶２から第３のデータバス11を通って第１の
拡張器４に入力される。ライトデータは第１の拡張器４
でデータの拡張が行われレジスタライトデータバス９に
出力されレジスタ13の下位２バイトにライトされる。一
方リード要求に対してレジスタ13のデータはレジスタリ
ードデータバス28に出力される。制御部17から出力され
る選択信号16aに従ってバイトセレクタ26はレジスタリ
ードデータバス28上のデータの代わりに第３のデータバ
ス11の下位２バイトを選択し第２の拡張器25に出力す
る。バイトセレクタ26により選択された２バイトのデー
タの内有効な下位１バイトのデータは第２の拡張器25で
２バイトに拡張され第１のデータバス10aへ出力され演
算装置３に入力される。
時に指示された場合例えば主記憶２中のデータ１バイト
を読出しデータの拡張を行ないレジスタ13の下位２バイ
トにライトすると同時にレジスタ13のデータをリードす
る指示がなされた場合を例にとって説明する。ライトデ
ータは主記憶２から第３のデータバス11を通って第１の
拡張器４に入力される。ライトデータは第１の拡張器４
でデータの拡張が行われレジスタライトデータバス９に
出力されレジスタ13の下位２バイトにライトされる。一
方リード要求に対してレジスタ13のデータはレジスタリ
ードデータバス28に出力される。制御部17から出力され
る選択信号16aに従ってバイトセレクタ26はレジスタリ
ードデータバス28上のデータの代わりに第３のデータバ
ス11の下位２バイトを選択し第２の拡張器25に出力す
る。バイトセレクタ26により選択された２バイトのデー
タの内有効な下位１バイトのデータは第２の拡張器25で
２バイトに拡張され第１のデータバス10aへ出力され演
算装置３に入力される。
以上のように、本実施例によれば第１の拡張器４とバ
イトセレクタ26と第２の拡張記25とを設けることによ
り、レジスタへの高速なリードライトアクセスを行うこ
とができる。
イトセレクタ26と第２の拡張記25とを設けることによ
り、レジスタへの高速なリードライトアクセスを行うこ
とができる。
発明の効果 以上説明したように、本発明によれば、主記憶中のデ
ータをレジスタに高速なライトが行えるとともに、同時
に同一レジスタへのリードライトアクセスが行なわれた
場合でもレジスタへのデータのライトの完了を待つこと
なく同一レジスタのリードが行え、またレジスタライト
に充分な時間を持たせることができその実用的効果は大
きい。
ータをレジスタに高速なライトが行えるとともに、同時
に同一レジスタへのリードライトアクセスが行なわれた
場合でもレジスタへのデータのライトの完了を待つこと
なく同一レジスタのリードが行え、またレジスタライト
に充分な時間を持たせることができその実用的効果は大
きい。
【図面の簡単な説明】 第１図は本発明の一実施例の構成を示すブロック図、第
２図は同実施例を説明するため用いた32ビットレジスタ
の構成図、第３図は従来のデータ処理装置の構成を示す
ブロック図である。 １……レジスタファイル、２……主記憶、 ３……演算装置、４……第１の拡張器、 25、35……第２の拡張器、 26、36……バイトセレクタ、 28、38……レジスタリードデータバス、 ９……レジスタライトデータバス、 10a……第１のデータバス、 10b……第２のデータバス、 11……第３のデータバス、 13、14……レジスタ、 15a……第２の拡張器25の拡張指示信号、 15b……第２の拡張器35の拡張指示信号、 16a……バイトセレクタ26の選択信号、 16b……バイトセレクタ36の選択信号、 17……制御部、18……拡張器、 21……レジスタファイル１の制御信号、 22……第１の拡張器４の制御信号。
２図は同実施例を説明するため用いた32ビットレジスタ
の構成図、第３図は従来のデータ処理装置の構成を示す
ブロック図である。 １……レジスタファイル、２……主記憶、 ３……演算装置、４……第１の拡張器、 25、35……第２の拡張器、 26、36……バイトセレクタ、 28、38……レジスタリードデータバス、 ９……レジスタライトデータバス、 10a……第１のデータバス、 10b……第２のデータバス、 11……第３のデータバス、 13、14……レジスタ、 15a……第２の拡張器25の拡張指示信号、 15b……第２の拡張器35の拡張指示信号、 16a……バイトセレクタ26の選択信号、 16b……バイトセレクタ36の選択信号、 17……制御部、18……拡張器、 21……レジスタファイル１の制御信号、 22……第１の拡張器４の制御信号。
Claims (1)
- 【請求項１】主記憶と、前記主記憶と接続されたデータ
バスと、前記データバスからデータを入力し拡張を行う
第１の拡張器と、複数の入出力ポートを有し前記第１の
拡張器からデータを入力しバイト単位でのデータの保持
が可能な複数のレジスタからなるレジスタファイルと、
前記レジスタファイルの出力するデータと前記データバ
スのデータとを入力しバイト単位にデータを選択し出力
するバイトセレクタと、前記バイトセレクタの出力デー
タを拡張する第２の拡張器と、前記第２の拡張器からデ
ータを入力し演算を行ない前記データバスへデータを出
力する演算部と、前記バイトセレクタと前記第１および
第２の拡張器とレジスタファイルの制御を行う制御部を
備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117249A JP2553630B2 (ja) | 1988-05-13 | 1988-05-13 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63117249A JP2553630B2 (ja) | 1988-05-13 | 1988-05-13 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01287728A JPH01287728A (ja) | 1989-11-20 |
| JP2553630B2 true JP2553630B2 (ja) | 1996-11-13 |
Family
ID=14707083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63117249A Expired - Fee Related JP2553630B2 (ja) | 1988-05-13 | 1988-05-13 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553630B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01166214A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | 情報処理装置 |
-
1988
- 1988-05-13 JP JP63117249A patent/JP2553630B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01287728A (ja) | 1989-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5826105A (en) | System for using an external CPU to access multifunction controller's control registers via configuration registers thereof after disabling the embedded microprocessor | |
| US4575796A (en) | Information processing unit | |
| JP2553630B2 (ja) | データ処理装置 | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPS6055911B2 (ja) | 主記憶装置 | |
| JP2595992B2 (ja) | 電子楽器 | |
| JPS61223964A (ja) | デ−タ転送装置 | |
| JP3222647B2 (ja) | メモリバンク自動切替システム | |
| JPS58214942A (ja) | 記憶装置 | |
| JPS5833584B2 (ja) | 情報処理装置 | |
| EP0264740A2 (en) | Time partitioned bus arrangement | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP3496942B2 (ja) | メモリアクセス方法 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH05143718A (ja) | 画像処理装置 | |
| JPH0279149A (ja) | 記録装置のデータ転送方式 | |
| JPH07134685A (ja) | コンピュータシステムおよびそのメモリデータ転送方式 | |
| JPS6352237A (ja) | 演算方式 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH0355646A (ja) | データ保存回路 | |
| JPS62217483A (ja) | メモリ装置 | |
| JPH01185712A (ja) | 情報処理装置 | |
| JPS6175444A (ja) | レジスタフアイル集積回路 | |
| JP2001084171A (ja) | 画像処理装置 | |
| JPH0462086B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |