JPH07134685A - コンピュータシステムおよびそのメモリデータ転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 各制御信号を解放する機能のない安価なＭＰ
Ｕを用いる。 【構成】 バス制御回路１５がＭＰＵ１１と各メモリ２
０，２５間に介装され、直接メモリアクセス装置１２の
非駆動時には、ＭＰＵ１１からの各制御信号はバス制御
回路１５および直接メモリアクセス装置１２を介して各
メモリ２０，２５に対して通過させ、この各制御信号に
より各メモリ２０，２５に対しデータの読み出し・書き
込み可能とし、また、直接メモリアクセス装置１２の駆
動時には、ＭＰＵ１１からの各制御信号を各メモリ２
０，２５に対して通過させないようにバス制御回路１５
で制御し、直接メモリアクセス装置１２は、読み出し専
用のアドレスバス信号と書き込み専用のアドレスバス信
号を同時に出力してメモリ２０からメモリ２５へデータ
転送する。これにより、１バイト当り１サイクルの高速
なメモリデータの転送となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ
（以下ＭＰＵという）からの各制御信号により各メモリ
に対してデータの読み出し・書き込みを行うと共に、メ
モリからメモリへ直接メモリアクセス装置を用いてメモ
リデータの転送を行うマイクロコンピュータシステムな
どのコンピュータシステムおよびそのメモリデータ転送
方式に関する。

【０００２】

【従来の技術】従来、メモリからメモリへ直接メモリア
クセス装置によりメモリデータを転送可能なマイクロコ
ンピュータシステムは、図５に示すように、ＭＰＵ１お
よび直接メモリアクセス装置２とメモリ３，４との間
に、アドレスバス５およびデータバス６が設けられると
ともに、メモリリード信号７およびメモリライト信号８
が設けられている。また、ＭＰＵ１と直接メモリアクセ
ス装置２の間にバス開放要求信号バス９およびバス解放
信号バス１０が設けられている。

【０００３】上記構成により、メモリ３からメモリ４へ
のメモリデータ転送は、まず、直接メモリアクセス装置
２からＭＰＵ１にバス開放要求信号が出力され、ＭＰＵ
１からメモリアクセス装置２に、バスを解放したことを
示すバス解放信号を出力する。

【０００４】即ち、図６のａに示すように、直接メモリ
アクセス装置２からＭＰＵ１へのバス開放要求信号がア
クティブ”Ｌ”になり、ＭＰＵ１がこの信号を受ける
と、図６のｂに示すように、ＭＰＵ１は直接メモリアク
セス装置２に対してアクティブ”Ｌ”のバス解放信号を
出力する。これにより、ＭＰＵ１から出力していたアド
レスバス信号、データバス信号、メモリリード信号およ
びメモリライト信号の各制御信号はＭＰＵ１の専用バス
から切り放たれてフローティング状態になる。これに代
わって、直接メモリアクセス装置２が各制御信号を出力
しても各制御信号はバッティングしない。

【０００５】次に、直接メモリアクセス装置２は、メモ
リ３のデータを読むために、メモリ３に対して図６のｃ
のアドレスバス信号および図６のｄのメモリリード信号
を出力する。これにより、アドレスバス信号のアドレス
で示されたメモリ３のメモリデータの内容が図６のｅに
示すデータバス信号上に載る。これが図６のｇに示すメ
モリリードサイクルになる。そして、直接メモリアクセ
ス装置２は、メモリ４にデータバス信号上のデータを書
き込むため、メモリ４に対して図６のｃのアドレスバス
信号および図６のｆのメモリライト信号を出力し、メモ
リリードサイクルｇで読み出したメモリデータの内容
を、指定されたメモリ４のアドレスに書き込む。これが
図６のｈに示すメモリライトサイクルになる。これらメ
モリリードサイクルｇとメモリライトサイクルｈの２サ
イクルの動作により、メモリ３からメモリ４への１バイ
トのメモリデータの転送が終了する。その後は、これら
の動作を繰り返して行い、大量のメモリデータの転送を
することができる。

【０００６】

【発明が解決しようとする課題】しかし、上記従来の構
成では、ＭＰＵ１は各制御信号を解放する機能を持って
おり、これは汎用品で割高であるが、各制御信号を解放
する機能を持っていない割安のＭＰＵについては、直接
メモリアクセス装置の各制御信号とバッティングして用
いることができないという問題を有していた。

【０００７】本発明は、上記従来の問題を解決するもの
で、各制御信号を解放する機能のない安価なＭＰＵを用
いることがきでるコンピュータシステムおよびそのメモ
リデータ転送方式を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明のコンピュータシ
ステムは、ＭＰＵからの各制御信号により各メモリに対
してデータの読み出し・書き込み可能なコンピュータシ
ステムであって、非駆動時はメモリに対して該各制御信
号を通過させ、駆動時はメモリからメモリへ直接メモリ
アクセスしてデータ転送する直接メモリアクセス手段
と、該ＭＰＵと各メモリ間に介装されて該ＭＰＵからの
各制御信号が入力され、該直接メモリアクセス手段の非
駆動時、該ＭＰＵからの各制御信号を該各メモリに対し
て通過させ、該直接メモリアクセス手段の駆動時、該Ｍ
ＰＵからの各制御信号を該各メモリに対して通過させな
いように制御するバス制御手段とを有するものであり、
そのことにより上記目的が達成される。

【０００９】また、好ましくは、本発明のコンピュータ
システムの直接メモリアクセス手段は、メモリデータ読
み出し専用のアドレスバス信号とメモリデータ書き込み
専用のアドレスバス信号の２系統のアドレスバス信号を
出力可能で、読み出し側のメモリには該メモリデータ読
み出し専用のアドレスバス信号とメモリリード信号を、
書き込み側のメモリには該メモリデータ書き込み専用の
アドレスバス信号とメモリライト信号を同時に出力して
メモリからメモリへ該データバス信号を介してデータ転
送するものであり、そのことにより上記目的が達成され
る。

【００１０】さらに、本発明のメモリデータ転送方式
は、ＭＰＵのプログラムによるホールト時に、該ＭＰＵ
から各メモリに出力される、データの読み出し・書き込
みに必要な各制御信号を外部回路により遮断し、代わっ
て直接メモリアクセス装置が制御バスを専有して、ソー
スメモリに対してデータを読み出すアドレスバス信号お
よびメモリリード信号を出力してデータバス信号にデー
タを載せて該データをラッチし、ディスティネーション
メモリに対して該ラッチしたデータを書き込むアドレス
バス信号およびメモリライト信号を出力して１サイクル
でメモリからメモリへデータ転送するものであり、その
ことにより上記目的が達成される。

【００１１】

【作用】上記構成により、バス制御手段がＭＰＵと各メ
モリ間に介装され、直接メモリアクセス手段の非駆動時
には、ＭＰＵからの各制御信号はバス制御手段および直
接メモリアクセス手段を介して各メモリに対して通過さ
せ、これら各制御信号により各メモリに対しデータの読
み出し・書き込み可能とし、また、直接メモリアクセス
手段の駆動時には、ＭＰＵからの各制御信号を各メモリ
に対して通過させないようにバス制御手段で制御し、メ
モリからメモリへ直接メモリアクセスしてデータ転送す
るので、各制御信号を解放する機能を有する割高のＭＰ
Ｕは必要なくなり、ＭＰＵと直接メモリアクセス手段の
各制御信号が互いにバッティングすることなく、各制御
信号を解放する機能を持っていない割安のＭＰＵを用い
ることが可能となる。

【００１２】また、直接メモリアクセス手段は、読み出
し側のメモリにはメモリデータ読み出し専用のアドレス
バス信号とメモリリード信号を、書き込み側のメモリに
はメモリデータ書き込み専用のアドレスバス信号とメモ
リライト信号を同時に出力してメモリからメモリへデー
タ転送するので、従来のようにメモリリードサイクルと
メモリライトサイクルの２サイクルでデータ転送をして
いたのと比べて、１バイト当り１サイクルで高速にメモ
リデータの転送が可能となる。

【００１３】

【実施例】以下に、本発明の実施例について説明する。

【００１４】図１は本発明の一実施例におけるマイクロ
コンピュータシステムの構成を示すブロック図である。
図１において、ＭＰＵ１１と直接メモリアクセス装置１
２の間にはＭＰＵホールト信号１３および転送終了信号
１４が設けられている。また、ＭＰＵ１１とＭＰＵバス
制御回路１５の間にはＭＰＵホールト信号１３、アドレ
スバス１６、データバス１７、メモリリード信号１８お
よびメモリライト信号１９が設けられている。さらに、
直接メモリアクセス装置１２およびＭＰＵバス制御回路
１５とソースメモリ２０の間にはアドレスバス２１、デ
ータバス２２、メモリリード信号２３およびメモリライ
ト信号２４が設けられている。さらに、直接メモリアク
セス装置１２とディスティネーションメモリ２５の間に
はアドレスバス２６、データバス２７、メモリリード信
号２８およびメモリライト信号２９が設けられている。
これら直接メモリアクセス装置１２およびＭＰＵバス制
御回路１５によりメモリデータ転送システム３０が構成
される。

【００１５】ここで、ＭＰＵ１１は、バス解放機能を持
たないマイクロプロセッサで、ＭＰＵバス制御回路１５
に対してアドレスバス信号、データバス信号、メモリリ
ード信号およびメモリライト信号などの各制御信号を供
給する。また、このＭＰＵ１１は、直接メモリアクセス
装置１２およびＭＰＵバス制御回路１５に対してＭＰＵ
ホールト信号を供給し、直接メモリアクセス装置１２か
ら転送終了信号を受ける。また、ソースメモリ２０に
は、ディスティネーションメモリ２５へ転送するための
必要データが格納されており、また、ディスティネーシ
ョンメモリ２５は、他の周辺装置内のメモリである。

【００１６】図２は図１のＭＰＵバス制御回路１５の構
成を示すブロック図である。図２において、アドレスバ
ス１６はアドレスバス制御回路３１の入力端に接続さ
れ、アドレスバス制御回路３１の出力端はアドレスバス
２１に接続されている。また、データバス１７およびメ
モリリード信号１８はデータバス制御回路３２の入力端
に接続され、このデータバス制御回路３２の出力端はデ
ータバス２２に接続されている。さらに、メモリリード
信号１８およびメモリライト信号１９はそれぞれメモリ
リードメモリライト信号制御回路３３の入力端にそれぞ
れ接続され、メモリリードメモリライト信号制御回路３
３の出力端はそれぞれメモリリード信号２３およびメモ
リライト信号２４にそれぞれ接続されている。さらに、
ホールト信号バス１３はアドレスバス制御回路３１、デ
ータバス制御回路３２およびメモリリードメモリライト
信号制御回路３３にそれぞれ接続されている。

【００１７】上記ＭＰＵバス制御回路１５の構成によ
り、ホールト信号が非アクティブの場合、アドレスバス
制御回路３１は、アドレスバス１６のアドレスバス信号
をそのままアドレスバス２１に出力する。また、データ
バス制御回路３２は、メモリリード信号によってデータ
バス信号の方向が決まり、メモリリード信号がアクティ
ブの時、データバス２２からデータバス１７にデータバ
ス信号が送られ、メモリリード信号が非アクティブの
時、データバス１７からデータバス２２にデータバス信
号が送られる。さらに、メモリリードメモリライト信号
制御回路３３は、メモリリード信号１８のメモリリード
信号とメモリライト信号１９のメモリライト信号をそれ
ぞれそのままメモリリード信号２３とメモリライト信号
２４にそれぞれ出力する。

【００１８】また、ホールト信号がアクティブの場合、
アドレスバス制御回路３１によりアドレスバス２１への
出力は無条件にハイインピーダンスになり、また、デー
タバス制御回路３２によりデータバス２２への出力も、
メモリリードメモリライト信号制御回路３３によりメモ
リリード信号２３およびメモリライト信号２４への出力
も無条件にハイインピーダンスになる。

【００１９】図３は図１の直接メモリアクセス装置１２
の構成を示すブロック図である。図３において、転送バ
イト数設定レジスタ４１は、アドレスバス２１およびデ
ータバス２２、転送終了信号１４に接続され、ソースメ
モリ２０からディスティネーションメモリ２５にデータ
転送するデータ量を任意に設定するレジスタである。ま
た、ソースメモリアドレス設定レジスタ４２とディステ
ィネーションメモリアドレス設定レジスタ４３はそれぞ
れ、ソースメモリ２０からディスティネーションメモリ
２５の先頭アドレス値を任意に設定するレジスタで、１
バイト転送毎にそれぞれ自動的にインクリメントされ
る。これらソースメモリアドレス設定レジスタ４２とデ
ィスティネーションメモリアドレス設定レジスタ４３は
それぞれアドレスバス２１およびデータバス２２に接続
されている。さらに、ソースメモリ２０へのアドレス切
り替え回路４４は、ソースメモリアドレス設定レジスタ
４２とアドレスバス２１に接続され、直接メモリアクセ
ス装置１２の作動時に、ソースメモリ２０に対してソー
スメモリアドレス設定レジスタ４２の内容をアドレスバ
ス２１のアドレスバス信号上に出力する。さらに、アド
レスバス２１とディスティネーションメモリアドレス設
定レジスタ４３が接続されるディスティネーションメモ
リ２５へのアドレス切り替え回路４５はアドレスバス２
６に接続され、直接メモリアクセス装置１２が作動して
いない場合に、アドレスバス２１のアドレスバス信号の
値をアドレスバス２６に出力し、また、直接メモリアク
セス装置１２が作動している場合に、ディスティネーシ
ョンメモリアドレス設定レジスタ４３の内容をアドレス
バス２６に出力する。さらに、データバス２２とメモリ
リード信号２３が接続されるデータバスラッチ回路４６
はデータバス２７に接続され、データバス２２のデータ
バス信号をメモリリード信号２３におけるメモリリード
信号の立ち上がりエッジでラッチする回路である。さら
に、メモリリード信号２３とメモリライト信号２４がそ
れぞれ接続されるメモリリード信号メモリライト信号切
り替え回路４７はメモリリード信号２８とメモリライト
信号２９にそれぞれ接続され、直接メモリアクセス装置
１２が作動していない場合に、メモリリード信号２３か
らのメモリリード信号、および、メモリライト信号２４
からのメモリライト信号をそのままメモリリード信号２
８およびメモリライト信号２９にそれぞれ出力する。ま
た、直接メモリアクセス装置１２が作動している場合
に、ソースメモリ２０のデータを読み出すメモリリード
信号２３のメモリリード信号とディスティネーションメ
モリ２５にデータを書き込むメモリライト信号２９のメ
モリライト信号が出力される。

【００２０】上記直接メモリアクセス装置１２の構成に
より、メモリデータ転送システム３０を使用して高速な
データ転送をさせるためには、まず、起動させる前に転
送バイト数設定レジスタ４１、ソースメモリアドレス設
定レジスタ４２およびディスティネーションメモリアド
レス設定レジスタ４３に必要な値をＭＰＵ１１から書き
込む。この状態でＭＰＵ１１からのＭＰＵホールト信号
が入力されると、直接メモリアクセス装置１２は起動さ
れる。ＭＰＵ１１はＭＰＵホールト信号を出力した時点
で、ＭＰＵバス制御回路１５からのアドレスバス２１、
データバス２２、メモリリード信号２３およびメモリラ
イト信号２４はハイインピーダンス状態で切り放たれて
おり、直接メモリアクセス装置１２から各制御信号を出
力しても、各制御信号は、ＭＰＵ１１からの各制御信号
とバッティングしない。この状態で、直接メモリアクセ
ス装置１２は、ソースメモリ２０に対してアドレスバス
２１のアドレスバス信号とメモリリード信号２３のメモ
リリード信号を出力することでソースメモリ２０から読
み出したデータをデータバス信号上に載せる。

【００２１】この読み出したデータをデータバスラッチ
回路４６を介してデータバス２７に出力する。このと
き、データバスラッチ回路４６においては、データバス
２２のデータバス信号はメモリリード信号２３のメモリ
リード信号の立ち上がりエッジでラッチされる。これと
同時に、アドレス切り替え回路４５からアドレスバス２
６にアドレスバス信号が出力され、かつ、メモリリード
信号メモリライト信号切り替え回路４７からメモリライ
ト信号２９にメモリライト信号が出力され、ディスティ
ネーションメモリ２５にデータを書き込む。これらの動
作は、転送バイト数設定レジスタ３１に設定したデータ
量の数だけ、アドレスバス２１のアドレスバス信号とア
ドレスバス２６のアドレスバス信号をインクリメントし
ながら繰り返される。そして、設定されたデータ量のデ
ータ転送が終了すると、直接メモリアクセス装置１２か
らＭＰＵ１１に対して転送終了信号を出力し、メモリデ
ータ転送システム３０の動作は完了する。

【００２２】以上の構成により、以下、その動作を説明
する。

【００２３】まず、メモリデータ転送システム３０が起
動しない場合には、ＭＰＵバス制御回路１５および直接
メモリアクセス装置１２を、アドレスバス信号、データ
バス信号、メモリリード信号およびメモリライト信号の
各制御信号はそのまま通り抜けるので、ＭＰＵ１１がメ
モリ２０，２５のデータを直接リードまたはライトする
ことができる。

【００２４】次に、メモリデータ転送システム３０が起
動する場合について説明する。図４のａに示すように、
ＭＰＵ１１からＭＰＵバス制御回路１５に出力されるＭ
ＰＵホールト信号がアクティブ”Ｌ”になることでメモ
リデータ転送システム３０によるデータ転送が起動され
る。この場合、ＭＰＵホールト信号によって、ＭＰＵ１
１からのアドレスバス信号、データバス信号、メモリリ
ード信号およびメモリライト信号はＭＰＵバス制御回路
１５内で遮断されて出力されない。このとき、アドレス
バス信号、データバス信号、メモリリード信号およびメ
モリライト信号などの、データの読み出し・書き込みに
必要な各制御信号はすべて直接メモリアクセス装置１２
が制御して、メモリ２０，２５に必要な信号を供給する
ことで高速なメモリデータの転送を行う。即ち、ソース
メモリ２０への図４のｂのアドレスバス信号と図４のｃ
のメモリリード信号を出力することで、指定されたソー
スメモリ２０のデータが、図４のｄのデータバス信号の
タイミングでデータバス２２上に載る。この読み出され
たデータは、図４のｃのソースメモリ２０へのメモリリ
ード信号がアクティブ”Ｌ”の期間はスルーで、このメ
モリリード信号の立ち上がりエッジでラッチされるよう
になっているため、図４のｃのソースメモリ２０へのメ
モリリード信号がアクティブ”Ｌ”になる度に、データ
バス信号の内容は変化するようになっている。そして、
直接メモリアクセス装置１２は、図４のｅのディスティ
ネーションメモリ２５へのアドレスバス信号と図４のｆ
のディスティネーションメモリ２５へのメモリライト信
号を出力することで、指定されたディスティネーション
メモリ２５に図４のｄのデータバス信号の内容（ソース
メモリ２０から読み出されたデータの内容）を書き込
む。これらの一連の動作が図４のｇ’に示すメモリデー
タ転送サイクルであり、上記データ転送方式を用いるこ
とで１バイト当り１サイクルでデータの転送を行うこと
ができ、より高速なデータ転送となる。

【００２５】このようにしてメモリデータの転送が終了
すると、直接メモリアクセス装置１２からＭＰＵ１１に
対して転送終了信号が出力され、割り込みを発生させ
る。これにより、ＭＰＵ１１はホールト状態を解除し、
メモリデータ転送システム３０の動作も解除される。

【００２６】したがって、ＭＰＵ１１に各制御信号を解
放して他の周辺ディバイスにバス専有権を与える機能が
なくても、ＭＰＵ１１のプログラムによるホールトによ
ってＭＰＵ１１が出力する信号を利用して、外部回路に
おいてＭＰＵ１１からの各制御信号を切り放して出力さ
せないことで、他の周辺ディバイスにバス専有権を与え
ることができる。また、直接メモリアクセス装置１２
は、ソースメモリ２０とディスティネーションメモリ２
５への２種類のアドレスバス信号を出力することがで
き、かつ、ソースメモリ２０にはメモリリード信号を、
ディスティネーションメモリ２５にはメモリライト信号
を同時に出力することができるため、１バイト当り１サ
イクルで高速にメモリデータを転送することができる。

【００２７】なお、本実施例では、ソースメモリ２０を
本体装置内のメモリとし、ディスティネーションメモリ
２５を他の周辺装置内のメモリとして、ソースメモリ２
０からディスティネーションメモリ２５へのメモリデー
タの転送を行ったが、逆に、他の周辺装置内のメモリか
ら本体装置内のメモリにメモリデータの転送を行うこと
もできる。

【００２８】

【発明の効果】以上のように本発明によれば、直接メモ
リアクセス手段の駆動時には、ＭＰＵからの各制御信号
を各メモリに対して通過させないようにバス制御手段で
制御し、直接メモリアクセス手段によりメモリからメモ
リへ直接メモリアクセスしてデータ転送するため、直接
メモリアクセス装置とＭＰＵとの各制御信号が互いにバ
ッティングすることはなく、各制御信号を解放する機能
を持っていない割安のＭＰＵを用いることができる。ま
た、直接メモリアクセス手段は、メモリデータ読み出し
専用のアドレスバス信号とメモリデータ書き込み専用の
アドレスバス信号の２系統のアドレスバス信号を同時に
出力できるため、従来の２サイクルのデータ転送動作に
比べて、１バイト当り１サイクルでメモリからメモリへ
高速にデータ転送することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるマイクロコンピュー
タシステムの構成を示すブロック図である。

【図２】図１のＭＰＵバス制御回路１５の構成を示すブ
ロック図である。

【図３】図１の直接メモリアクセス装置１２の構成を示
すブロック図である。

【図４】図１のマイクロコンピュータシステムにおける
テータ転送のタイミングを示す各要部の波形図である。

【図５】従来のマイクロコンピュータシステムの構成を
示すブロック図である。

【図６】図５のマイクロコンピュータシステムにおける
テータ転送のタイミングを示す各要部の波形図である。

【符号の説明】

１１ ＭＰＵ １２ 直接メモリアクセス装置 １３ ＭＰＵホールト信号 １４ 転送終了信号 １５ ＭＰＵバス制御回路 １６，２１，２６ アドレスバス １７，２２，２７ データバス １８，２３，２８ メモリリード信号 １９，２４，２９ メモリライト信号 ２０ ソースメモリ ２５ ディスティネーションメモリ ３０ メモリデータ転送システム

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサからの各制御信号に
   より各メモリに対してデータの読み出し・書き込み可能
   なコンピュータシステムであって、非駆動時はメモリに
   対して該各制御信号を通過させ、駆動時はメモリからメ
   モリへ直接メモリアクセスしてデータ転送する直接メモ
   リアクセス手段と、該マイクロプロセッサと各メモリ間
   に介装されて該マイクロプロセッサからの各制御信号が
   入力され、該直接メモリアクセス手段の非駆動時、該マ
   イクロプロセッサからの各制御信号を該各メモリに対し
   て通過させ、該直接メモリアクセス手段の駆動時、該マ
   イクロプロセッサからの各制御信号を該各メモリに対し
   て通過させないように制御するバス制御手段とを有する
   コンピュータシステム。
2. 【請求項２】 前記各制御信号は、アドレスバス信号、
   データバス信号、メモリリード信号およびメモリライト
   信号で構成され、前記直接メモリアクセス手段は、メモ
   リデータ読み出し専用のアドレスバス信号とメモリデー
   タ書き込み専用のアドレスバス信号の２系統のアドレス
   バス信号を出力可能で、読み出し側のメモリには該メモ
   リデータ読み出し専用のアドレスバス信号とメモリリー
   ド信号を、書き込み側のメモリには該メモリデータ書き
   込み専用のアドレスバス信号とメモリライト信号を同時
   に出力してメモリからメモリへ該データバス信号を介し
   てデータ転送する構成とした請求項１記載のコンピュー
   タシステム。
3. 【請求項３】 マイクロプロセッサのプログラムによる
   ホールト時に、該マイクロプロセッサから各メモリに出
   力される、データの読み出し・書き込みに必要な各制御
   信号を外部回路により遮断し、代わって直接メモリアク
   セス装置が制御バスを専有して、ソースメモリに対して
   データを読み出すアドレスバス信号およびメモリリード
   信号を出力してデータバス信号にデータを載せて該デー
   タをラッチし、ディスティネーションメモリに対して該
   ラッチしたデータを書き込むアドレスバス信号およびメ
   モリライト信号を出力して１サイクルでメモリからメモ
   リへデータ転送するメモリデータ転送方式。