JPS62166463A - デ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 データ転送方式であって、プロセッサ内部に外部からア
クセス可能なメモリを設けると共にデータ転送時にセッ
トされるフラグビットを各ワードに設けてフラグ同期に
よりデータの読み出しを行うことにより、プロセッサへ
のデータ転送効率の向上を図ろうとするものである。

（産業上の利用分野〕 本発明はデータ転送方式に関する。

１つのプロセッサに外部からデータを転送する場合、レ
ジスタ等のメモリに一旦格納されプロセッサ内部で演算
に使用される。この場合に新たなデータが転送されたこ
とを知る手段としてフラグを設けておき、このフラグが
０から１になった時にデータが転送されたことを認識す
るフラグ同期方式がある。

本発明は、かかるフラグ同期を用いたデータ転送方式に
関する。

〔従来の技術〕

従来のデータ転送方式としては、第３図に示す第１方式
と第４図に示す第２方式との２つがある。

第１方式において、プロセッサ１′は入力レジスタ１１
′、フラグ１２′、演算器１３′、プログラムカウンタ
１４′命令ＲＯＭ　１５　’　、デコーダ１６′を有す
る（第３図（八））。この構成を有するプロセッサ１′
においで、入力データが（第３図（Ｂ））そのレジスタ
１１′に転送されると（第３図（Ｂ））、フラグ１２′
が０から１になってレジスタに格納された入力データの
読み出し命令が実行される。

第２方式において、プロセッサ１＃は第１方式と異なり
メモリ１１“とＤＭＡカウンタ１２“を有しく第４図（
Ａ））、いわゆるＤ　Ｍ　Ａ　（Ｄｉｒｅｃｔ　Ｍｅｍ
ｏｒｙＡｃｃｅｓｓ）転送方式と呼ばれておりプロセッ
サ１″の命令実行にかかわらない方式である。

即ち、ＤＭＡカウンタ１２“によりメモリ１１＃に連続
した入力データをクロックに同期して連続し、最後のデ
ータ３がメモ１月１＃に転送された時点でフラグをＯか
ら１にして読み出し命令を出す（第４図（Ｂ））。

〔発明が解決しようとする問題点〕

第１従来方式は、データ１つずつを入力レジスタ１１’
に転送するためにそのデータが処理されない限り、次の
データがレジスタに転送されて来ないので、データの転
送効率が悪いという問題点がある。

また、第２従来方式は、データ転送中にプロセッサがデ
ータを使用しようとしても新しいデータの識別が困難な
ため、データ転送が完了するまで命令実行に空き時間が
生じ、全体としては第１従来方式と同様にデータの転送
効率が悪いという問題点がある。

〔問題点を解決するための手段〕

本発明の目的は、上記問題点を解決しフラグビット同期
によるデータ転送効率を向上させることにある。

その手段は、プロセッサ内に外部から直接にアクセスで
きるメモリを設けると共にこのメモリの各ワードに１ビ
ツト転送状態を示すフラグビットを設けたものである。

〔作　用〕

上記のように、本発明によればプロセッサ内に外部から
読み書き可能なメモリと該メモリの各ワードに１ビツト
だけ転送状態を示すフラグビットを設けた。従って、こ
のフラグビットも読み出すようにすれば、フラグビット
のセント、リセット状態によりデータの読み出し命令を
実行するか否か判断できるので、データ転送の効率を向
上させることができる。

〔実施例〕

以下、本発明を、実施例により添付図面を参照して、説
明する。

第１図は、本発明の実施例を示す図である。

第１図のプロセッサ１は、メモリ１１、フラグビット１
２、演算器１３、プログラムカウンタ１４、命令ＲＯＭ
　１５、デコーダ１６から構成されている。

メモリ１１は、外部からデータを読み書きできる装置で
ある。従ってプロセッサ１自身が命令により読み書きす
るためのポートの他に、もう１つのポートが必要であり
合計２ポートとなっている。

このメモリ１１の各ワードには、１ビツト分転送杖態を
示すフラグピッ）１２が設けられている。

メモリ１１とフラグビット１２の関係は、第２図に示す
とおりである。

即ち、第２図において、メモリ１１に転送されるデータ
をデータ１．データ２・・・データｎとすると、各デー
タに対応してＢ１．Ｂ２・・・Ｂ、、から成るフラグビ
ット１２が設けられている。

データ１．データ２・・・データｎとそれに対応するビ
ットＢ１．Ｂ２・・・Ｂ、ｌによって各ワードＷｌｌＷ
２・・・Ｗ７が構成されている。

このフラグビット１２の各ビットＢ＋、Ｂｚ・・・Ｂｎ
は、外部からメモリ１１にデータが転送されるとセット
（例えば“１”）されデータが転送されていないときは
リセット（例えば１０″）される。

演算器１３は、メモリ１１からデータを入力しく６） て所定の演算を行う。

プログラムカウンタ１４は実行すべき命令のプログラム
が格納されている番地をロードする。

命令ＲＯＭ　１５には、実行すべき命令が格納されてい
る。

デコード１６はフラグビットＩ２を構成する各ビットＢ
＋、Ｂｚ・・・Ｂ、、を読み込んで実行すべき命令をデ
コーダする。

以下、上記構成を有する第１図（Ａ）の装置の動作を、
第１図（Ｂ）に基いて、説明する。

プロセッサ１はデータの読み出し命令を含む命令を実行
しているが、データ１と２に関してはフラグビットがセ
ットされていない（第１図（Ｂ））即ち外部からメモリ
１１にデータが転送されていないので、デコーダ１６か
らプログラムカウンタ１４へ同一のプログラム番地をロ
ードしてその命令を再度実行する。または、その命令を
飛ばして次の命令を実行する。

データ３の読み出しを待ち、フラグビットがセットされ
ると（第１図（Ｂ））このデータ３をメモリ１１の所定
のアドレス領域から演算器１３へ読み出し、演算を行う
（第１図（Ｂ））。

このようにして、すべてのデータの読み出し命令を完了
すると、フラグビット１２を構成する各ビットＢＩ　　
、Ｂ２・・・Ｂゎをリセットする。

尚、実施例はこれに限らず、メモリ１１に転送された同
じデータを何回も使用したいときは命令によってそのデ
ータの読み出しを行ってもフラグをリセットしないよう
にすることができる。このとき、外部回路はフラグがリ
セットされていないのでそのデータが未使用であること
を認識する。

従って、フラグがリセットされるまで次のデータメモリ
１１に転送しないので、データの抜けがなくなる。

〔発明の効果〕

上記のように、本発明によればプロセッサ内に外部から
読み書き可能なメモリと該メモリの各ワードに１ビツト
だけ転送状態を示すフラグビットを設けた。従って、こ
のフラグビットも読み出すようにすれば、フラグビット
のセント、リセット状態によりデータの読み出し命令を
実行するか否か判断できるので、データ転送の効率を向
上させることができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す図、第２図は本発明によ
るメモリとフラグビットの構成図、第３図は第１従来方
式の説明図、第４図は第２従来方式の説明図である。 １・・・プロセッサ、　　　　１１・・・メモリ、１２
・・・フラグビット、　　１３・・・演算器、１４・・
・プログラムカウンタ、 １５・・・命令ＲＯＭ、　　１６・・・デコーダ。 慇 薯 本 ｎ１− ロー（ ト、

Claims (1)

1. 【特許請求の範囲】 プロセッサ相互間又は外部回路からプロセッサへデータ
   を転送する方式において、 上記プロセッサの命令実行に拘らず外部から直接にアク
   セスできるデータ転送用メモリを該プロセッサ内部に設
   け、 かつ該メモリのデータ転送領域の各ワードごとに転送状
   態を示すフラグビットを付加すると共にデータがメモリ
   に転送されると該フラグビットをセットし、該フラグビ
   ットを読み出すことによりそれがセットされている場合
   にはデータを読み出し、該データを読み出した後該フラ
   グビットをリセット可能にする、ことを特徴とするデー
   タ転送方式。