JPS63629A - デ−タ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 処理命令のソースオペランドで指定されたデータの全ビ
ットを“０”と“ｌ”の間で反転することを指示する反
転指示ビットをこの命令に設け、この反転指示ビットの
指示により上記データを反転して処理を行うことにより
、データ処理の処理ステップを減少させて処理速度が向
上するようにした。

さらに、ソースオペランドで指定されたデータの全ビッ
トに対応して“０”　（またはＩ”）を出力する手段を
設けることにより、上記効果をさらに高めるようにした
。

〔産業上の利用分野〕

命令をデコードすることにより演算ユニットを制御する
ようにしたプロセッサがマイクロ命令により制御される
プロセッサに代わって用いられるようになってきた。

このようなプロセッサにおいては、命令をデコ−ドする
デコーダをなるべく簡単なものにするために命令の種類
を少なくすることが望まれる。

本発明はこのような要望に応えるためのデータ処理方式
に関する。

〔従来の技術〕

従来技術における比較的高度な機能の命令、例えば被試
験パターンの予め定められたビットがすべて“１”であ
るごとを調べる’　Ｔｅ５ｔ　Ｕｎｄｅｒ　Ｍａｓｋ”
命令は上記のような命令をデコードしてプロセッサを制
御する方式においては命令の種類を制限するために用意
されていない。

用意されている簡単な命令によりこの処理を実行するた
めのプログラムとして、例えば、ＬＤＩ　　Ｒ１，’Ｆ
ＦＦＦＦＦＦＦ’　−・−−−−−（１）ＸＯＲＲ２，
Ｒ１，Ｒ２−−−−−−−−−−１２１八ＮＤＩ　　Ｒ
２，＃ＡＡ、Ｒ２−−一・・・・・−・（３）Ｂｒｅｑ
　　　　　　　　−−・−−−−−−−−（４）のよう
に（１）ないしく３）の３つの命令に分解して処理を行
うことが必要になる。

なお、このプログラムの命令（１）はレジスタＲ１の各
桁（８桁）の全ビットに“１”をロードする命令（“Ｆ
”は１６進数の“１１１１”）、命令（２）はレジスタ
Ｒ２（予め定めた被試験ビットパターンが格納されてい
る。）と上記レジスタＲ１の各ビットのエクスクルシブ
オアをとることによりレジスタＲ２のビットパターンを
反転する命令、命令（３）は上記のビットパターンと“
ＡＡ”で示される試験ビットパターンとの論理積をとる
命令であり、命令（４）は結果を識別する命令である。

２桁（８ビツト）の場合の例を具体的に示すと次のとお
りである。

命令（１） Ｒ１１１１１１１１１ 命令（２） 命令（３） また、この例ではデータをストアしておくために２つの
レジスタが必要になる。

〔発明が解決しようとする問題点〕

本発明は少ない種類の命令によって、処理ステップを増
加することなく、また各種の処理を行い得るようにする
ことを目的とする。

〔問題点を解決するための手段〕

第１図に示すように、処理命令ＭのソースオペランドＳ
で指定されたデータＤの全ビットを“０”と“１″の間
で反転することを指示する反転指示ビットＰをこの命令
Ｍに設けるとともに、この反転指示ビットの指示により
上記データの全ビットの反転を行う反転回路１と、この
反転回路により反転されたデータにより処理を行う演算
回路２とを設けた。

また、実施態様として、ソースオペランドＳで指定され
たデータＤの全ビットに対応して“０”または“１”を
出力して上記演算回路２に供給する手段を更に設けるよ
うにした。

〔作　用〕

先に説明した従来技術において具体的に例示した“Ｔｅ
５ｔ　Ｕｎｄｅｒ　Ｍａｓｋ　″命令においては、被試
験パターン“１０１１００１０″を反転したパターンを
得るために命令（１１および命令（２）の２つの命令と
処理対象の２つのデータをそれぞれストアする２つのレ
ジスタを必要とすることを述べた。

本発明では、命令Ｍに設けた反転指示ピッ）Ｐによりこ
の命令のソースオペランドＳにより指定されたデータ、
上記の例においては被試験パターン、を反転回路ｌによ
り反転させるので命令（１）、（２）が不要となり、し
かもハードウェアによりこの反転が行われるのでその処
理に要するクロックのサイクルも１サイクルで足りる。

後述する実施例のごとく、オペランドを２つ指定し得る
命令を用いる場合にそれぞれのオペランドについて反転
指示ビットを設けておけば、上記の処理を行う命令は１
つで済み、上記のようにレジスタが１つですむばかりで
なく、１つのクロックで処理を終わらせることができる
。

また、実施態様に示したように、処理されるデータの各
ビットに対応して“Ｏ”または“番”を発生する手段を
設けておけば、上記手段と相俟つってさらに効果的な処
理を行うことができる。

〔実施例〕

第２図は本発明の実施例を示すもので、命令Ｍには２つ
のソースオペランドＳｌ、Ｓ２を指定する部分とこれら
ソースオペランドＳ１、Ｓ２のそれぞれにより指定され
るデータの反転を指示する２つの反転指示ビットＰＩ、
Ｐ２とが命令コード０Ｐとともに設けられる。

上記のオペランドＳｌ、Ｓ２のそれぞれによってメモリ
１１にアクセスしてデータＤ！、Ｄ２を読出し、バス１
２１．１２２を経てそれぞれ反転回路１３１．１３２か
ら演算ユニット１４にこれらデータＤＩ、Ｄ２を供給す
る。

一方、命令Ｍの命令コードＯＰは命令デコーダ１５によ
りデコードされ、このデコーダ１５は命令の反転指示ビ
ットが有効な処理を行う場合にはアンド回路１６１．１
６２に“１“出力を送出してこの反転指示ピッ）　Ｐ　
１　、Ｐ　２を反転回路１３１．１３２に送り、この指
示ビットによりデータＤ１、Ｄ２を反転しないままある
いは反転してＤＩ’、Ｄ２′として演算ユニット１４に
供給する。

このようにして、演算ユニット１４に入力されたデータ
Ｄ！、Ｄ２あるいはＤ！’、Ｄ２’は、命令デコーダ１
５によりデコードされた命令Ｍの命令コードにしたがっ
てこの演算ユニット１４により演算され、バス１２３上
に出力される。なおバス１２１．１２２．１２ａはそれ
ぞれ独立したバスとして示したが、これらのバスが時分
割で使用される単一のバスであってもよいことは明らか
であろう。

この実施例の構成により実行される処理の例を以下に説
明する。

例　　ｌ 従来例として先に説明した“Ｔｅ５ｔ　Ｕｎｄｅｒ　Ｍ
ａｓｋ　　″命令の処理は、本発明においては次のよう
に行われる。

命令の命令コードで上記命令を指定するとともに、第１
のオペランドＳ１として被試験パターンを格納している
メモリ１１のアドレスを、またこのオペランドＳ１の反
転指示ビットＰ１に反転を指示する“ｌ”を、また第２
のオペランドＳ２として試験パターンを格納しているメ
モリのアドレスを指定し、この試験パターンは反転する
必要がないのでこの第２のオペランドＳ２の反転指示ビ
ットＰ２は“０”としておく。

命令デコーダ１５はこの命令の命令コードをデコードし
て反転指示ビットが有効な命令であることを示す“ｌ”
をアンド回路１６１．１６２のそれぞれ一方の入力端子
に供給し、他方の入力端子にこの命令の反転指示ビット
Ｐｘからの“ｌ”が印加されているアンド回路１６１か
ら反転回路１３１に反転指示信号として“１”を出力す
る。

上記命令の第１のオペランドＳ１によりメモリ１１から
読出されたパターン“１０１１００１０”を有する被試
験データＤ１は上記の反転指示信号をうけた反転回路１
３１により反転されてＤ１′（“０１００１１０１”）
となり、この命令の第２オペランドＳ２によりメモリ１
１から読出された試験パターンを有するデータＤ２　　
（“１０１１００１０”）と同時に演算ユニット１４に
与えられる。

この演算ユニット１４には、命令デコーダ１５から論理
積（Ａ　Ｎ　Ｄ、）演算を指示する信号が印加されてい
るので、上記２つのデータＤ１’、Ｄ２の各ビットごと
に次のように論理積がとられる。

”　ｏｏｏｏｏｏｏｏ　　” このように、演算結果が０になれば被試験データと試験
データとは同一のパターンを有することが識別される。

したがって、命令のオペランドにより数をストアするレ
ジスタをそれぞれ指定するようにすれば、第１のオペラ
ンドにより指定されたレジスタにストアされている数と
第２のオペランドにより指定されたレジスタにストアさ
れている数とを比較してこれらの数が同一であるか否か
を判別することができることは明らかであろう。

また、このような２つの数の一致を検出する場合には一
方の数から他方の数を引算してその結果が０になるか否
かをしらべればよ（その引算結果の数値は必要としない
ので、第２図に示すようにメモリ１１の１部あるいはメ
モリとは別に設けられて書込みを行っても記憶内容が変
化しない特定レジスタ１１１を設け、演算ユニット１４
による引算結果を例えばパス１２３を介してこのような
特定レジスタ１１１に書き捨てるようにすれば、引算結
果が０であるか否かのフラグのみを記憶しあるいは演算
に利用することにより２つの数の比較が可能になり、そ
して、上記のフラグを使用するか演算結果を使用するか
の選択をするだけで演算ユニッ）１４は比較と演算とを
同一の処理命令により実行すればよく、命令の種類を減
らすことができる。

例　　２ データの全桁が“０”あるいは“ｌ”であるか否かを調
べるＴｅｓ　ｔ”命令を、メモリ１１の１部に設けられ
アクセスされることによりデータの全桁に対応してＯを
発生するように構成された第１図の“Ｏ”発生手段３に
相当する特定レジスタ１１１を備えたこの実施例により
実行する場合について説明する。なお、この特定レジス
タ１１１はメモリ１１と別個に設けられてもよく、また
、この特定レジスタＩＩｓは、例えばリードオンリメモ
リのようにどのような数値が書込まれてもその格納され
ているデータが変化しないように構成されるので、この
特定レジスタ１１１を先に述べたように書き捨てのため
のレジスタとして兼用することができる。

ソースオペランドＳ１で指定されたデータの全桁が“０
”であるか否かを調べる場合には、第２のソースオペラ
ンドＳ２により上記特定レジスタ１１１を指定してデー
タバス１２２上に全桁“Ｏ”のデータを読出して反転回
路１３２を経て演算ユニット１４に送り、−方上記ソー
スオペランドＳ！で指定されたデータをメモリ１１から
バス１２１、反転回路１３１を経て演算ユニット１４に
送り、命令デコーダ１５から命令コードＯＰをデコード
してこの演算ユニット１４に各桁ごとに論理和を採らせ
てその結果の各桁が０、すなわち数値としてＯになれば
ソースオペランドＳ１により指定されたデータの各桁は
すべて“０”であることが識別できる。

また、別の方法としては、上記のソースオペランドＳ２
の反転指示ビットＰ２を“ｌ”として特定レジスタｌ１
１からの各ビットを“１″に反転　ｌさせ、演算ユニッ
ト１４で論理積を採ることにより上記と同様にソースオ
ペランドＳ１で指定されたデータの各桁の値を調べるこ
とができる。

なお、上記のように演算ユニット１４において論理演算
を行った後、数値の符号を示すビットについて“０”か
１“かをみれば、ソースオペランドＳ１で指定されたデ
ータが正の値であるか負の値であるかを判別することが
できる。

〔発明の効果〕

本発明により、命令にそのオペランドで指定されたデー
タの各ビットの値を“０”と“１”との間で反転させる
反転指示ビットを設けることにより、少ない命令のセン
トにより多くの種類の処理を行うことができ、また、こ
のデータの全桁に対応して“０”あるいは“ｌ”を発生
する特定レジスタを設けることにより、さらに各種の処
理に対応させることができる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の実施
例を示すものである。 １は反転回路、２は演算回路、３は“０”発生手段、Ｍ
は命令、Ｓはソースオペランド、Ｐは反転指示ピントで
ある。

Claims (2)

【特許請求の範囲】
1. （１）処理命令（Ｍ）のソースオペランド（Ｓ）で指定
   されたデータ（Ｄ）の全ビットを“０”と“１”の間で
   反転することを指示する反転指示ビット（Ｐ）をこの命
   令に設けるとともに、この反転指示ビットの指示により
   上記データの全ビットの反転を行う反転回路（１）と、
   この反転回路の出力により処理を行う演算回路（２）と
   を設けたことを特徴とするデータ処理方式。
2. （２）ソースオペランドで指定されたデータの全ビット
   に対応して“０”（または“１”）を出力して上記演算
   回路に供給する“ｏ”発生手段（３）を更に備えること
   を特徴とする特許請求の範囲第１項記載のデータ処理方
   式。