SU1647584A1 - Устройство обработки данных процессора - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в высокопроизводительных процессорах . Цель изобретени  - повышение быстродействи . Устройство состоит из сдвигового регистра 1, конвейерного регистра 3, программируемой логической матрицы 2, операционного блока 4, блока 5 регистров общего назначени , индексного арифметического блока 6, буферного регистра 7, регистра 8 адреса, блока 9 пам ти. По- вышенне быстродействи  достигаетс  за счет совмещени  работы операционного блока с вычислением адресов операндов и с обменом данными между блоком регистров общего назначени  и блоком пам ти. 4 ил. (Я

Description

Изобретение относитс  к вычислительной , технике, а именно к устройствам обработки данных, и может быть использовано в ЭВМ в качестве устрой ства обработки данных процессора

Функци ми устройства обработки данных (Е-устройства) в процессоре  вл ютс  декодирование команд, доступ к операндам, исполнение команд, установка кода состо ни  и признаков ошибок.

Целью изобретени   вл етс  повышение быстродействи ,

На фиг.1 приведена функциональна  с ема устройства; на фиг.2 - структура формата команды; на фиг.З и 4 - временные диаграммы работы устройства .

Устройство обработки данных про- цессора (фиг.. 1) состоит из блока программного управлени , содержащего сдвиговый регистр 1, программируемую логическую матрицу 2 (ПЛМ), конвейерного регистра 3 (РК), операционного блока 4 (ОБ), блока 5 регистров (общего назначени  РОН), индексного арифметического блока 6 (ИАБ), буферного регистра 7 (РГ), регистра 8 адреса (РА), блока 9 пам ти данных (ОЗУ).

Формат команды устройства приведен на фиг.2. Выполн ема  команда содержит код операции (КОП), четыре коротких адреса; AI, А2, A3, А4 и Смещение (СМ). После КОП в свою очередь , разбиваетс  на пол : Операци  ОБ, микрокоманды ОВ(МК ОБ), Тип адреса ОЗУ, Тип обмена.

Устройство работает следующим образом.

В исходном состо нии на входе синхронизации СИ 2 высокий уровень, выходы сдвигаемого регистра 1 наход тс  в нулевом состо нии, процессов записи, считывани , обработки информации в устройстве не происходит. На устройство подаютс  команды, синхроим пульсы СИ I, синхроимпульсы СИ 3, дл  синхронизации блока 4 и снимает- с  высокий уровень сигнала синхронизации СЧ 2. В дальнейшем на вход СИ 2 из внешнего устройства (например , контроллера пам ти команд) подаетс  короткий импульс, сбрасываю- щий сдвиговый регистр 1 в момент окончани  каждой команды. ПЛМ 2 выполн ет функции дешифратора команды, шифратора микрокоманды ИАБ б и фор

Q

5

0 5

Q

5 .п

5

5

мировани  сигналов управлени  устройством . Схемы, на которых формируютс  сигналы управлени , стробируютс  внутри ПЛМ 2 сигналами с выходов сдвигового регистра, что обеспечивает формирование временной диаграммы функционировани  устройства, В устройстве происходит арифметическа  или логическа  операци  в ОП 4 над содержимым двух регистров блока 5 с адресами А1 и А2, результат помещаетс  в блок 5 по адресу А2.

Возможны случаи выполнени  одно- операндной команды, возможно также, что результат операции остаетс  во внутреннем регистре блока 4. Одновременно с операцией в блоке 4 и независимо от нее происходит операци  обмена данными между ОЗУ и устройством с адресом А4. Это может быть блок 5 регистров или другое устройство, подключенное к входу-выходу данных.

Запись в ОЗУ или считывание из него определ етс  полем Тип обмена. Адрес ОЗУ определ етс  пол ми A3 и СМ формата команды. Способ формировани  адреса ОЗУ определ етс  полем Тип адреса ОЗУ в КОП, адресом может быть содержимое блока 5 по адресу A3, сумма содержимого блока 5 и смещени , а также первый способ адресации с автоинкрементом или автодекрементом; возможна пр ма  адресаци  с использованием только пол  СМ, возможны также другие способы вычислени  адреса с использованием содержимого блока 5, пол  СМ и возможностей блока 6. При выполнении команды операци  блока 4 или обмена может отсутствовать (т.е. в пол х КОП, Операци  ОБ и Тип обмена предусмотрены холостые операции). При выполнении арифметической или логической операции операнды выбираютс  из наиболее быстродействующей сверхоперативной пам ти с пр мой адресацией, врем  выполнени  операции блока 4 определ етс  суммой задержек матрицы 2 и блоков 4 и 5. Операци , обмена данными состоит из вычислени  адреса ОЗУ и соответственно обмена, врем  ее выполнени  определ етс  суммой задержек ПЛМ 2 и блоков 5, 6, 8, 9, Чтобы согласовать времена выполнени  операции 4 и обмена,. последн   выполн етс  в два этапа: на первом происходит вычисление anpe- са ОЗУ, на втором обмен. Возможность

такой конвейеризации обеспечиваетс  наличием РК 3, задерживающего команду на врем  вычислени  адреса.

Такое выполнение устройства позвол ет осуществл ть арифметико-логические операции над содержимым регистров сверхоперативной пам ти и параллельно с ними обмен данными между сверхоперативной пам тью (блоком РОН) и ОЗУ, т.е. подготовку данных и засылку в ОЗУ результатов вычислений.

Claims (1)

1. Формула изобретени 

   Устройство обработки данных процессора , содержащее блок пам ти данных , регистр адреса, индексный арифметический блок, буферный регистр, конвейерный регистр, блок регистров, блок программного управлени , операционный блок, причем первый и второй информационные входы-выходы операционного блока соединены соответ-

   входам считывани  блока регистров, отлич ающее с  тем, что, с целью повышени  быстродействи , третий информационный вход-выход блока регистров соединен с вторым информационным входом регистра адреса, с первым информационным входом индексного арифметического блока и с выхо-

   0 дом буферного регистра, четвертый информационный вход-выхоД блока регистров соединен с информационным входом- выходом блока пам ти данных и  вл етс  входом-выходом устройства, вы5 ход конвейерного регистра соединен с вторым входом кода операции блока программного управлени , с первым адресным входом блока регистров и  вл етс  выходом адреса устройства,

   0 первый и второй входы синхронизации устройства соединены соответственно с входом синхронизации и с входом начальной установки блока программного управлени , с дес того по тринад

   ственно с первым и вторым информацией- 25 цатый выходы которого соединены соотным входом-выходом блока регистров, выход индексного арифметического блока соединен с первым информационным входом регистра адреса, выход которого соединен с адресным входом блока пам ти данных,- вход команд устройства соединен с первым входом кода операции блока программного управлени , перва  группа выходов которого подключена к группе входов управлени  операционного блока, втора  группа выходов блока, программного управлени  подключена к группе входов управлени  индексного арифметического блока, с первого по дев ты выходы блока программного управлени  подключены соответственно к входам синхронизации конвейерного регистра, буферного регистра, регистра адреса, входам выборки блока пам ти данных, записи-считывани  блока пам ти данных , первому и второму входам записи блока регистров, первому и второму

   ветственно с третьим и четвертым входами аависи и с третьим в четвертым входами считывани  блока регистров , четырнадцатый и п тнадцатый

   выходы блока программного управлени  соединены соответственно с входом синхронизации буферного регистра и с входом управлени  селекции первого и второго информационных входов адресного регистра, вход команд устройства соединен с информационным входом конвейерного регистра, вторым, третьим и четвертым адресными входами блока регистров, вторым информацион-

   ним входом индексного арифметического блока, с входом кода операции операционного блока, вход синхронизации которого соединен с третьим вхо- дом синхронизаци  устройства, выход

   признаков результата операции операционного блока  вл етс  выходом приз-} каков оезультата операции устройства.

   1647584 ФОРМАТКОМАНДЫ

   КОП

   Фиг. 2

    

   W

   МАГИСТРАЛЬ С СрА

   БЬрг

   КОМАНДА ЗАДЕРЖАННАЯ

   -f ftbi

   РОН

   ВЫХ. УГ

   L

   Фиг. V ,

   Составитель А.Сошкин

   Редактор Н .Гунь ко Техред М.Дидык Корректор Л.Патай (

   Заказ 1401Тираж 419 Подписное

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб,, д.- 4/5

   Производственно-издательский комбинат Патент, г. Ужгород ул. Гагарина,

   РОН

   ВЫХ. УГ

   101