SU1451680A1

SU1451680A1 - Контролируемое арифметическое устройство

Info

Publication number: SU1451680A1
Application number: SU874180956A
Authority: SU
Inventors: Михаил Васильевич Гоцаков; Юрий Владимирович Головин
Original assignee: Харьковское Высшее Военное Авиационное Инженерное Краснознаменное Училище
Priority date: 1987-01-12
Filing date: 1987-01-12
Publication date: 1989-01-15

Abstract

Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при построении цифровых устройств повышенной надежности. Цель изобретени - повышение быстродействи контролируемого арифметического устройства. Контролируемое арифметическое устройство содержит регистры 1,2 первого и второго операндов, регистр 3 результата , сумматор 4, входы 5,6 первого и второго операндов контролируемого арифметического устройства, группу 7 элементов ИЛИ, группу 8 элементов И-НЕ, сравнени , коммутаторы 10-12, первый элемент И 13, элемент НЕ 14, второй элемент И 15, вход 16 синхронизации и вход 17 запуска контролируемого арифметического устройства , вход 18 задани режима работы контролируемого арифметического устройства. В течение положительного полупериода сигнала, поступающего на вход 16 синхронизации контролируемого устройства, сумматор 4 формирует сумму операндов, после чего эта сумма переписьшаетс на регистр 3 результата , и во врем отрицательного полупериода синхронизирующего сигнала на сумматоре 4 формируетс раз- ность между результатом сложени операндов и инверсией их поразр дного логического произведени . Результат сравниваетс с поразр дной логической суммой операндов, формируемой группой 7 элементов ИЛИ, на блоке 9 сравнени . Сигнал несравнени на выходе блока 9 во врем отрицательного полупериода синхросигнала свидетельствует о неисправности устройства. 1 ил. 1 (Л 4 ел О5 00

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении цифровых устройств повьшенной надежности.

Цель изобретени повьшение быстродействи контролируемого ариф метического устройства.

На чертеже представлена схема контролируемого арифметического уст ройства.

На схеме обозначены регистры 1 и 2 первого и второго операндов, регистр 3 результата, сумматор 4, вхо ды 5 и 6 первого и второго операн- .дов контролируемого арифметического устройства, блок 7 элементов ИЛИ, блок 8 элементов И-НЕ, блок 9 срав

нени , коммутаторы 10- 12, первый элемент И 13 элемент НЕ 14, второй элемент И 15, вход 16 синхронизации и вход 17 запуска контролируемого арифметического устройства, а также вход 18 задани режима работы контролируемого арифметического устройства .

Устройство работает следующим образом.

На вход 17 запуска контролируемого арифметического устройства подаётс единичный сигнал. На вход 16 синхронизацир контролируемого арифметического устройства поступают импульсы синхронизации, и с выходов элементов И 13 и 15 снимаютс сигналы дл управлени работой узлами устройства. Сигнал с выхода первого элемента И 13 поступают на входы записи регистров 1 и 2 операндов , сигнал с выхода второго элемента И 15 - на вход записи регистра 3 результата.

По положительному фронту синхроимпульсов информаци с входов 5 и 6 первого и второго операндов контролируемого арифметического устройства записываетс в регистры 1 и 2 первого и второго операндой. В это врем на выходы коммутаторов 10 и 11 проход т сигналы с первых информационных входов. Таким образом, на входы первого и второго операндов сумматора 4 проходит содержимое регистров 1 и 2 операндов (на вход переноса сумматора 4 поступает нулевой сигнал с выхода элемента И 15). По окончании положительного импульса синхронизации содержимое сумматора 4

0

5

0

5

0

5

0

5

записываетс в регистр 3 результата. При этом вторые информационные входы коммутаторов 10 и 11 оказываютс подключенными к выходам этих коммутаторов . Таким образом, на вход первого операнда сумматора 4 поступает результат сложени операндов, на вход второго операнда - инверси поразр дного логического умножени первого и второго операндов, а на вход переноса единичный сигнал.

На выходе сумматора 4 образуетс разность между суммой операндов и их поразр дным логическим произведением. При правильной работе контролируемого арифметического устройства эта разность должна быть равной результату поразр дной логической суммы двух операндов, котора подсчитываетс блоком 7 элементов ИЛИ.

Правильность работы устройства контролируетс блоком 9 сравнени , единичный сигнал на выходе которого во врем действи отрицательного сигнала на входе 16 синхронизации контролируемого арифметического устройства свидетельствует о неисправности устройства.

С помощью сигнала, поступающего на вход 18 задани режима работы контролируемого арифметического устройства , можно подключать к информационному входу регистра 2 второго операнда либо результат предыдущего сложени , либо число с входа 6 второго операнда контролируемого арифметического устройства.

Claims

Формула изобретени

Контролируемое арифметическое устройство, содержащее два регистра операндов, регистр результата, блок элементов ИЛИ , блок элементов И-НЕ, сумматор, блок сравнени , причем информационный вход регистра первого операнда вл етс входом первого операнда контролируемого арифметического устройства, информационные выходы регистров первого и второго операндов соединены соответственно с первым и вторым входами блока элементов ИЛИ, выход результата сумматора соединен с информадаонньм входом регистра результата и первым информационным входом блока сравнени , выход которого вл етс выходом

31451

неисправности контролируемого арифметического устройства, информационный выход регистра результата вл етс информационным выходом контролируемого арифметического устройства, информационные выхЬды регистров первого и операндов соединены соответственно с первым и вторым входами бло

входом регистра второго операнда, информационный выход регистра результата соединен с вторым информационным входом первого коммутатора, выход блока элементов И-НЕ соединен с вторым информационным входом второго коммутатора, первый вход первого элемента И вл етс входом синхрони

ка элементов И-НЕ, о т л и ч а ю щ зации контролируемого арифметичесе с тем, что, с целью повышени быстродействи контролируемого арифметического устройства, в него введены три коммутатора, два элемента И, элемент НЕ, причем информаци- онньй выход регистра первого операнда соединен с первым информационным входом первого коммутатора, выход которого соединен с входом первого операнда сумматора, информационный выход регистра второго операнда соединен с первым информационным входом (Второго коммутатора, выход которого соединен с входом второго операнда сумматора,первый информационный вход третьего коммутатора вл етс входом второго операнда контролируемого арифметического устройства, информационный выход регистра результата соединен с вторым информационным входом третьего коммутатора, выход которого соединен с информа дионным

кого устройства, выход первого элемента И через элемент НЕ соединен с первым входом второго элемента И, выход которого соединен с входом

15 переноса сумматора,вторые входы пер го и второго элементов И объединены и образуют вход запуска контролируемо го арифметического устройства, выход первого элемента И соединен с

2Q входами записи регистров первого и второго операндов и первыми управл ющими входами первого и второго коммутаторов, выход второго элемента И соединен с входом записи регис

25 ра результата и вторыми управл ющим входами первого и второго коммутаторов , управл ющий вход третьего коммутатора вл етс входом задани режима работы контролируемого арйф2Q метического устройства, выход блока элементов ИЛИ соединен с вторым информационным входом блока сравнени

кого устройства, выход первого элемента И через элемент НЕ соединен с первым входом второго элемента И, выход которого соединен с входом

переноса сумматора,вторые входы первого и второго элементов И объединены и образуют вход запуска контролируемого арифметического устройства, выход первого элемента И соединен с

входами записи регистров первого и второго операндов и первыми управл ющими входами первого и второго коммутаторов, выход второго элемента И соединен с входом записи регистра результата и вторыми управл ющими входами первого и второго коммутаторов , управл ющий вход третьего коммутатора вл етс входом задани режима работы контролируемого арйфметического устройства, выход блока элементов ИЛИ соединен с вторым информационным входом блока сравнени .