SU1234881A1

SU1234881A1 - Реверсивный регистр сдвига

Info

Publication number: SU1234881A1
Application number: SU823530290A
Authority: SU
Inventors: Илья Маркович ЛАЗЕР; Геннадий Сендерович Брайловский; Виктория Давидовна Ирмес
Original assignee: Всесоюзный научно-исследовательский институт радиовещательного приема и акустики им.А.С.Попова
Priority date: 1982-12-29
Filing date: 1982-12-29
Publication date: 1986-05-30

Abstract

Изобретение относитс к вычислительной технике и цифровой автоматике. Целью изобретени вл етс упрощение реверсивного регистра сдвига за счет уменьшени числа входов синхронизации. Дл этого нечетные и четные разр ды регистра выполнены по-разному. Нечетный разр д состоит из трех RS-триггеров и одного элемента И-НЕ, а четный - из четырех RS-триггеров и одного элемента И-НЕ. Каждый из RS- триггеров состоит из двух элементов И-НЕ. 1 ил. N3 00 42 СХ) 00

Description

Изобретение относитс к вычислительной технике и цифровой автоматике,

Цель изобретени - упрощение регистра сдвига за счет уменьшени числа входов синхронизации.

На чертеже изображены два соседних разр да реверсивного регистра сдвига, нечетный и четный.

Регистр содержит в нечетном (2К-1)-м разр де три RS-триггера 1, 2 и 3, состо щих соответственно из элементов И-НЕ 4 и 5, 6 и 7, 8 и 9, и-элемент И-НЕ 10, а в четно1М 2К-М разр де - четыре RS-триггера 11 -14, состо щих соответственно из элементов И-НЕ 15 и 16, 17 и 18, 19 и 20, 21 и 22, элемент И-НЕ 23. На чертеже показаны также вход синхронизации 24, управл ющие входы сдвига вправо 25 и влево 26, первый, второй и третий информационные входы сдвига вправо 27, 28 и 29 и влево - 30, 31 и 32, первый, второй и третий информационные выходы сдвига вправо 33, 34 и 35 и влево 36, 37 и 38.

Состо ни каждого из разр дов определ ютс состо нием первых триггеров данных разр дов.

Регистр работает следующим образом.

Дл сдвига информации вправо, т. е. от младших разр дов к старшим, на управл ющие входы 25 и 26 подаютс соответственно « и «О. Входному коду «1 соответствует значение «1 на входе 29 и значение «О хот бы на одном из входов 27 и 28. Входному коду «О соответствует значение «О на входе 29 и значение на каждом из входов 27 и 28. При записи кода «1 в нечетный разр д при положительном значении синхросигнала на входе 24 последовательно срабатывают элементы 7, 4 и 5, а при отрицательном значении синхросигнала - элементы 7, 6 и 9. При записи кода «О в нечетный разр д при положительном значении синхросигнала последовательно срабатывают элементы 8, 5 и 4, а при отрицательном значении синхросигнала - элементы 6 и 8, затем 9. При записи кода «1 в четный разр д при положительном значении синхросигнала последовательно срабатывают элементы 18, 15, 16, а при отрицательном значении синхросигнала - элементы 18, 23, 22. При записи кода «О в четный разр д при положительном значении синхросигнала последовательно срабатывают элементы 21, 16, 15, а при отрицательном значении синхросигнала - элементы 21 и 23, 22.

Дл сдвига информации влево на управл ющие входы 25 и 26 подаютс соответственно «О и «1. Входные сигналы, подаваемые в этом режиме на входы 30, 31 и 32, аналогичны сигналам, подаваемым на входы 27, 28 и 29 при сдвиге влево. При записи кода «1 в нечетный (четный) разр д при положительном значении синхросигнала по- с; едовательно срабатывают элементы 7, 4, 5 (18, 15, 16,), а при отрицательном значении

синхросигнала - элементы 7, 6, 10 (18, 17, 20). При записи кода «О в нечетный (четный ) разр д при положительном значении синхросигнала последовательно срабатывают элементы 8, 5, 4 (19, 1 6, 15), а при отрицательном значении синхросигнала - элементы 6 и 8, 10 (17 и 19, 20).

Минимальный период следовани синхросигнала составл ет 6г, где т - среднее врем задержки на элементе И-НЕ. Число входов

синхронизации равно 5 на пару соседних разр дов .

Дл изменени направлени сдвига при непрерывной работе регистра («на ходу) значение сигналов на управл ющих входах 25. и 26 должно измен тьс на противоположное по спаду синхросигнала за врем , не превышающее 2т.

20

Claims

Формула изобретени

Реверсивный регистр сдвига, содержащий в каждом нечетном разр де три RS-триггера и элемент И-НЕ и в каждом четном разр де - четыре RS-триггера и элемент

И-НЕ, причем в каждом разр де пр мой выход первого триггера соединен с первым S-входом второго триггера, пр мой выход которого соединен с первым S-входом третьего триггера, инверсные выходы второго и третьего триггеров соединены соответственно с первыми S- и R-входами первого триггера , в каждом четном разр де инверсный выход четвертого триггера соединен с вторым R-входом первого триггера, пр мой выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с

первым З-входом четвертого триггера, в каждом разр де первые R-входы всех триггеров , кроме первых, вл ютс входом синхронизации регистра, вторые S- и R-входы четвертого триггера и второй вход элемента И - НЕ четного разр да вл ютс управл ющим входом сдвига вправо регистра, второй S-вход второго и вторые S- и R-входы третьего триггеров четного разр да вл ютс управл ющим входом сдвига влево регистра, пр мой выход второго и инверсный выход третьего триггеров каждого нечетного разр да соединены соответственно с третьим и четвертым R-входами четвертого триггера последующего разр да и третьего триггера предыдущего разр дов, пр мой выход второго триггера, инверсный и пр мой выходы третьего триггера четного разр да соединены соответственно с вторым и третьим R-входами третьего и вторым R-входом второго триггеров предыдущего разр да, а выход элемента И-НЕ, инверсный и пр мой выходы четвертого триггера

каждого четного разр да, кроме последнего, соединены соответственно с третьим R-входом второго и с четвертым и п тым R-входами третьего триггеров последующего разр да , третий R-вход второго и четвертый и п тый R-входы третьего триггеров первого разр да вл ютс соответственно первым, вторым и третьим информационными входами сдвига вправо регистра, выход элемента И-НЕ, инверсный и пр мой выходы четвертого триггера последнего разр да вл ютс соответственно первым, вторым и третьим информационными выходами сдвига вправо регистра, третий и четвертый R-входы третьего и третий R-вход второго триггеров последнего разр да вл ютс соответственно первым, вторым и третьим информационными входами сдвига влево регистра , пр мой выход второго и инверсный выход третьего триггеров первого разр да вл ютс соответственно первым и вторым информационными выходами сдвига влево регистра, отличающийс тем, что, с целью упрощени регистра, входы элемента И-НЕ нечетного разр да соединены соответственно с пр мым выходом второго, инверсным выходом третьего данного разр да и с вторым S-входом третьего триггера четного разр да , а выход элемента И-НЕ каждого нечетного разр да - с шестым R-входом третьего триггера данного разр да и с вторым R-входом второго триггера предыдущего разр да, пр мой выход третьего триггера нечетного разр да соединен с третьим R-входом второго триггера последующего разр да, инверсный выход второго триггера четного разр да соединен с третьим входом элемента И-НЕ данного разр да, выход которого соединен с четвертым R-входом второго триггера данного разр да, второй S-вход третьего триггера нечетного разр да соединен с вторым S-входом четвертого триггера четного разр да, выход элемента И-НЕ первого разр да вл етс третьим информационным выходом сдвига влево регистра.

32