SU666583A1 - Регистр сдвига - Google Patents

Регистр сдвига

Info

Publication number
SU666583A1
SU666583A1 SU752176032A SU2176032A SU666583A1 SU 666583 A1 SU666583 A1 SU 666583A1 SU 752176032 A SU752176032 A SU 752176032A SU 2176032 A SU2176032 A SU 2176032A SU 666583 A1 SU666583 A1 SU 666583A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
zero
register
shift register
elements
Prior art date
Application number
SU752176032A
Other languages
English (en)
Inventor
Зотик Семенович Кузин
Original Assignee
Ленинградское Высшее Инженерное Морское Училище Им. Адм. С.О.Макарова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Высшее Инженерное Морское Училище Им. Адм. С.О.Макарова filed Critical Ленинградское Высшее Инженерное Морское Училище Им. Адм. С.О.Макарова
Priority to SU752176032A priority Critical patent/SU666583A1/ru
Application granted granted Critical
Publication of SU666583A1 publication Critical patent/SU666583A1/ru

Links

Description

Изобретение относитс  к области цифровой и вычислительной техники. Известны регистры и счетчики, в кото рых, дл  выполнени  элементарных операций параллельной парафазной записи инфор мации, установки их в нуль или дл  записи произвольного коэффициента обратной св зи используютс  отдельные цепи fl . Например, в каждом статическом три гере используетс  дополнительный отдельный вход установки в нуль. 1-{аиболее близким по технической сущкости к изобретению  вл етс  последовательно-параллельный регистр сдвига 2, содержащий основной и вспомогательный h -разр дные регистры пам ти, триггер управлени , шины синхронизации и управлени  записью и сдвигом, единичные и нулевые выходы триггеров вспомогательного регистра подключены к информационным входам соответствующих разр дов основного регистра. Запись информации в регистры осуществл етс  через трехвходовые логические элементы, управл емые отдельными шинами дл  четных и нечет 11ЫХ разр дов. Недостатками таких устройств  вл ютс  неэкономическое использование оборудовани  и низка  надежность работы. Цель изобретени  - повышение надежности устройства за счет ссжращени  количества оборудовани . Поставленна  цель достигаетс  тем, что предложенный ротор содержит два инвертора и элемент ИЛИ-НЕ, первый вход которого подключен к первой шине управлени , второй -ко входу первого инвертора и выходу счетчика. Третий вхтд элемента ИЛИ-НЕ подключен ко входу второго инвертора и второй шине управлени .Выход первого инвертора подключен ко вторым входам вторых элементов И-НЕ (И-ИЛИ-НЕ), выход второго инвертора - к соответствующим входам первых элементов И-НЕ (И-ИЛИгНЕ), а выход элемента ИЛИ-НЕ - ко вторым входам элементов И-НЕ. На чертеже приведен п тиразр дный счетчик, в который записываетс  произвольный коэффициент обратной св зи число 18 (на чертеже не приведена отдельно схема регистра, так как схема парафазной записи и установки в нуль счетчика и регистра одинаковы). Устройство сшержит счетчик 1, статические триггеры 2, элементы И-НЕ (И-ИЛИ-НЕ), схемы парафазной записи информации 3-5, (элементы И-3; И-НЕИ-5 ), первый 6 и второй 7 ившерторы, элемент ИЛИ-НЕ 8 схемы парафазной записи и установки в нуль регистра, шину 9 счетного входа счетчика, первую шину управлени  10 дл  установки регистра сдвига в нуль, вторую шину управлени  11 дл  парафазной записи и tфopмaции с « числовой шины 12. В регистре сдвига статические триггеры Не имеют отдельного дополнительного входа установки в нуль, выполнение установки в нуль регистра сдвига совмещено с выполнением операции парафазной записи информации с числовой шины на одних и тех же элементах. Кроме того, в предлагаемом регистре сдвига также совмещено выполнение операции парафазной записи коэффициента обратной св зи с операци ми щ
становки счетчика в нуль и записью инормации с числовой шины.
Регистр работает следующим образом.
Э ементарна  операци  установки регистра сдвига в нуль .осуществл етс  йодачей сигнала на шину10, в результате чего триггеры 2 устанавливаютс  в ijynb, так как срабатывают элементы И-НЕ 4 нулевого входа триггера.
Операци  парафазной записи информации с числовой шины 12 осуществл етс  подачей сигнала на а1ину 11,
При записи коэффициента обратной св зи (коэффициента гюресчета) регистр на- . страиваетс  на определенный код. При поступлении импульса на счетный вход 9 tj срабатывает счетчик 1, и на его выходе по вл етс  сигнал, который поступает на трехвходовый элемент ИЛИ-НЕ 8 и на mi вертор 6, выход которого подключен к элементам И составного элемента И-ЙЛИ- jg НЕ, соответствующим записываемому кочика , и щины управлени , отличающийс  тем, что, с целью повышени  надежности регистра сдвига, он содержит два инфертора и элемент ИЛИ-НЕ. первый вход которого подключен к первой шине управлени , второй - ко входу первого инвертора и выходу счетчика, третий - ко входу второго инвертора и второй шине управлени , выход первого инвертора подключен ко вторым входам вторых элементов И-НЕ (И-ИЛИ-НЕ), выход второго инвер Iopa соединен с соответствующими входа-. ми первых элементов И-НЕ (И-ИЛИ-НЕ), а выход элемента ИЛИ-НЕ соединен со вфорыми входами вторых элементов И-НЕ
Источники информации,- прин тые во внимание при экспертизе
1.ШИРИН А . Г. и др. Цифровые вычислительные машины М., Энерги , 1971.
2.Авторское свидетельство СССР № 337852, кл. G 11 С 19/ОО, 07.01.71. эффиаиенту обратной св зи. Предположим, что необходимо исключить состо ни  с 14 по 17. В этом случае регистр настпаиваетс  на код 13 (llOl), и очередной четырнадцатый импульс, кгуторый поступает на счетный вход, по цепи обратной св зи записывает в счетчик число 18 (ЮОЮ). Отсутствие отдельного входа установки триггера в нуль позвол ет упростить схему регистра сдвига как минимум на один инвертор (НЕ). В результате дл  п-раэр дного регистра обща  экономи  оборудовани  равна 1,5 элементов НЕ. Кроме того, уменьшено потребление энергии.

Claims (1)

  1. Формула изобретени  Регистр сдвига, содержащий триггеры, единичные входы которых подключены к первых элементов И-НЕ (И-ИЛИНЕ ) и первым входам второго элемента И-НЕ, выходы которых подключены к нулевым входам триггеров, первый: вход первого элемента И-НЕ (И-КЛИ-НЕ) соединен с числовой шиной, а единичные и нулевые выходы триггеров и их счетные входы соединены с соответствующими входами счет
SU752176032A 1975-09-29 1975-09-29 Регистр сдвига SU666583A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752176032A SU666583A1 (ru) 1975-09-29 1975-09-29 Регистр сдвига

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752176032A SU666583A1 (ru) 1975-09-29 1975-09-29 Регистр сдвига

Publications (1)

Publication Number Publication Date
SU666583A1 true SU666583A1 (ru) 1979-06-05

Family

ID=20632957

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752176032A SU666583A1 (ru) 1975-09-29 1975-09-29 Регистр сдвига

Country Status (1)

Country Link
SU (1) SU666583A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2691852C2 (ru) * 2017-10-30 2019-06-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный технический университет" Регистр сдвига

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2691852C2 (ru) * 2017-10-30 2019-06-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный технический университет" Регистр сдвига

Similar Documents

Publication Publication Date Title
SU666583A1 (ru) Регистр сдвига
GB1327575A (en) Shift register
GB792707A (en) Electronic digital computers
SU894714A1 (ru) Микропроцессорный модуль
SU938280A1 (ru) Устройство дл сравнени чисел
SU1034188A1 (ru) Пороговый элемент (его варианты)
SU961151A1 (ru) Недвоичный синхронный счетчик
SU1513440A1 (ru) Настраиваемое логическое устройство
RU2010309C1 (ru) Ячейка однородной вычислительной структуры
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU1471189A2 (ru) Устройство дл вычислени разности квадратов двух чисел
RU2012037C1 (ru) Процессор для реализации операций над элементами нечетких множеств
SU723570A1 (ru) Устройство дл сдвига
SU1203693A1 (ru) Пороговый элемент
SU1472909A1 (ru) Запоминающее устройство с динамической адресацией
SU1193826A1 (ru) Преобразователь параллельного кода в последовательный
SU1083198A1 (ru) Операционный модуль
SU842789A1 (ru) Микропроцессорна секци
SU860138A1 (ru) Регистр
SU641442A1 (ru) Устройство дл сравнени двоичных чисел
SU864340A1 (ru) Устройство дл сдвига информации
RU2030107C1 (ru) Парафазный преобразователь
SU494745A1 (ru) Устройство дл синтеза многотактной схемы
SU736093A1 (ru) Устройство дл сравнени дес тичных чисел
SU736097A1 (ru) Устройство дл возведени в квадрат