SU1513440A1

SU1513440A1 - Настраиваемое логическое устройство

Info

Publication number: SU1513440A1
Application number: SU874328162A
Authority: SU
Inventors: Александр Владимирович Силин; Леонид Федорович Викентьев; Александр Иванович Дерябин
Priority date: 1987-11-17
Filing date: 1987-11-17
Publication date: 1989-10-07

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано в АСУ ТП. Целью изобретени вл етс расширение функциональных возможностей за счет аппаратной интерпретации структурированных бинарных графов, реализующих системы булевых функций. Устройство содержит входы: информационный, начальной установки, выборки, синхроимпульсов, три регистра, два мультиплексора, два счетчика, элемент задержки, шесть элементов И, два элемента НЕ, триггер, блок пам ти, два выхода и вход блока пам ти, вход логической "1" устройства, выход результата устройства, выходы индикации режима: чтени , записи устройства. Цель достигаетс введением новых элементов и св зей. 1 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в АСУ ТП.

Целью изобретени вл етс расширение функциональных возможностей за счет аппаратной интерпретации структурированных бинарных графов, реализующих системы булевых функций.

На чертеже представлена функциональна схема предлагаемого устройства.

Устройство содержит информационный вход 1 устройства, входы начальной установки 2, выборки 3, синхроимпульсов 4 устройства, регистры 5-7, мультиплексоры 8 и 9, счетчики 10 и 11, элемент 12 задержки, элементы И 13-18, элементы НЕ 19 и 20, триггер 21, блок 22 пам ти, выходы кода условных переходов 23 и кода управл ющих сигналов 24, вход 25 выборки блока пам ти, вход 26 логической единицы устройства, выход 27 результата устройства, выходы индикации режима чтени 28 и записи 29-устройства.

Устройство работает следующим образом .

Сигнал логической единицы поступает на вход 3 устройства, разреша запись кодовой комбинации с входа 2 устройства в регистр 6, с выходов которого соответствующие сигналы поступают на входы начальной установки счетчики 10, устанавлива на адресных входах блока 22 соответствующий начальный адрес обрабатываемого массива. При этом на выходах 23 и 24 блока 22 по вл ютс соответствующие таблице кодировани сигналы. Одновременно с этим единичный сигнал с входа 3 устkam&

сд

iMsi.

СО

4;:

4

ройства, проход через элемент И 18 и элемент НЕ 19, обнул ет счетчик 11, выдает нулевой сигнал на выход 29 и разрешает запись входных данных с входов 1 устройства в регистр 5, с вьгхо- .дов которого сигналы поступают на соответствующие информационные входы мультиплексора 8.

Синхроимпульсы с входа 4 устройства поступают на элемент И 14 на синхро вход счетчика 11,на выходах которого по вл ютс соответствующие сигналы, поступающие на управл ющие входы мультиплексоров 8 и 9, разреша прохождение сигналов с соответствующих входов мультиплексоров 8 и 9 на их выходы.

Каждое по вление единичного сигнала на выходе мультиплексора 9 свидетельствует о существенности (т.е. о необходимости проверки) соответствующей входной переменной X,, поступаю- щей из блока 22, в то врем как нулевой сигнал на выходе мультиплексо-. ра 9 свидетельствует о несущественности проверки данной переменной X . при прохождении сигнала по данной ветви алгоритма и не зависит от соотве т- .ствующего значени входного сигнала X,, выдел емого мультиплексором 8 из входной комбинации, записанной в регистре 5.

Таким образом, если значени выходных сигналов мультиплексоров 8 и 9 различны, то на выходе элементов И 16 и 17 сохран ютс нулевые значени сигналов, а триггер 21 сохран ет свое исходное нулевое состо ние, что свидетельствует либо о несущественности проверки значени Х.в графе алгоритма либо о -нулевом значении соответствующего входного сигнала х., провер емого на i-M щаге отработки алгоритма при условии существенности переменной X ,.

Если значени на выходах мультиплексоров 8 и 9 совпадают и равны 1, то на выходе элементов И 16 и 17 формируетс единичный сигнал, перевод щий триггер 21 в единичное состо ние. Перейд в единичное состо ние , триггер 21 формирует на инверсном выходе нулевой сигнал, закрывающий второй элемент И 14, а на пр мом выходе - единичный сигнал, разрешающий прохождение через первьм элемент И 13 следующего импульса с входа 4 устройства на синхровход счетчи

0

5

0

5

0

5

0

5

0

5

ка 10. Этот импульс измен ет состо ние счетчика 10, инициирующего таким образом адрес следующей линии блока 22. В результате этого на выходе второго мультиплексора 9 формируетс новое значение переменной Х;, записанное на инициируемой в данный момент времени линии блока 22. Если это значение равно О,то с приходом по входу 4 устройства следующего импульса на выходах счетчика 10 и адресных входах блока 22.формируетс адрес следующей линии блока 22, а на выходе мультиплексора 9 по вл етс очередное значение X ., записанное на следующей линии блока 22. Если по вившеес на выходе мультиплексора 9 значение X; равно 1, то на выходах элементЬв И 16 и 17 формируетс единичный импульс, который, перевод триггер 21 в нулевое состо ние, формирует на его пр мом выходе значение О, а на инверсном - значение 1. С приходом очередного импульса на выходах счетчика 11 начинаетс формирование управл ющих сигналов дл продолжени дальнейшей работы мультиплексоров 8 и 9. После того, как на выходах счетчика 11 сформируютс все восемь управл ющих сигналов, необходимых дл опроса и сравнени переменных Х.их.-,с приходом очередного импульса на синхровход счетчика 11 на его выходах формируетс комбинаци 1001, обеспечивающа выдачу с выхода элемента И 15 единичного сигнала , который проходит на соответствующие входы элемента 12 задержки,. и элемента НЕ 20. Нулетзой сигнал, сформированный на выходе элемента НЕ 20, обеспечивает вывод на информационные выходы 27 устройства и выход 28 . чтени устройства соответственно выходного слова с выходов 24, блока 22 и нулевого сигнала с элемента НЕ 20, После кратковременной задержки,необходимой дл надежного срабатывани регистров .5 и 7, едйНТнчньй сигнал с элемента 12, проход -через-элемент И 18, обнул ет счетчик 11 и записывает в счетчик 10 начальный адрес обрабатываемого массива, хран щийс во втором регистре 6. После обнулени счетчика 11 единичный сигнал с элемента И 15 снимаетс , что обеспечивает фиксацию нового входного и вычисленного выходного слов в регистрах 5 и 7 соответственно. Нулевой

сигнал с выхода 28 устройства снимаетс .

В случае, если устройство реализует алгоритм работы последователь- ностной логической схемы (или автомата с пам тью), часть его выходов 27, содержащих после выбора выходного слова сигналы кода последующего внутреннего состо ни схемы (автомата), соедин етс с соответствующими входами 1 устройства, сигналы на которых после ввода входного слова означают текущее внутреннее состо ние реализуемой схемы (автомата).

Claims

Формула изобретени

Настраиваемое логическое устройство , содержащее первый счетчик, блок пам ти, первый мультиплексор, три элемента И, первый элемент НЕ, причем выходы первого счетчика соединены с адресными входами блока пам ти , отличающеес тем, что, с целью расширени функциональных 303 можностей за счет аппаратной интерпретации структурированных бинарных графов , устройство дополнительно содержит второй счетчик, второй мультиплексор , три регистра, триггер, два эле- мента И, элемент ИЛИ, второй элемент НЕ, элемент задержки, причем информационный вход первого регистра подключен к информационному входу устройства , выходы разр дов с первого по восьмой первого регистра соединены с информационными входами с второго по дев тый первого мультиплексора, выход которого соединен с первым входом первого элемента И, информационный вход второго регистра подключен к входу начальной установки устройства, вход выборки устройства соединен с первым входом элемента ЩМ и входом выборки второго регистра, выход эле- мента ИЛИ соединен с входом установки в О второго счетчика, входом первого элемента НЕ и входом выбора режима

Q 5

0 5 о -

5

второго регистра, выход первого эле- мента НЕ соединен с входом выборки первого регистра и выходом индикации режима записи устройства, выход второго регистра соединен с входом начальной установки первого счетчика, синхровход которого соединен с выходом второго элемента И, вход синхроимпульсов устройства соединен с первыми входами второго, третьего и чет вертого элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами триггера и первого элемента И, выход третьего элемента И соединен с синхро- входом второго счетчика,выход которого соединен с управл ющими входами : первого и второго мультиплексоров, первый и четвертый разр ды выхода второго счетчика подключены соответственно к первому и второму входам п того элемента И, выход которого соединен с входом элемента задержки, а через второй элемент НЕ - с входом выборки третьего регистра и выходом индикации режима чтени устройства , выход элемента задержки соединен с вторым входом элемента ИЛИ,выход второго мультиплексора сое-, динен с вторым входом первого элемента И, выход кода управл ющих сигналов блока пам ти подключен к информационному входу третьего регистра, выход которого подключен к выходу результата устройства, входы выбора режима первого и третьего регистров подключены к входу логической единицы устройства, разр ды с первого по восьмой выхода кода условных переходов блока пам ти подключены соответственно к входам с второго по дев тый второго мультиплексора, первый и дес тый информационные входы первого и второго мультиплексоров соединены с входом логического нул устройства , выход четвертого элемента И подключен к счетному входу триггера.

27

2829