SU1037238A1 - Устройство дл ввода информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ , содержащее элемент И, первый И второй сдвиговые регистры, блок управлени , вход которого и первый вход элемента И  вл ютс  тактовым входом устройства, первый выход блока управлени  соединен с управл ющим входом блока пам ти, второй выход с вторым входом элемента И, выход которого подключен к тактовым входам первого и второго сдвиговых регистров , выходы которых соединены с соот.ветствующими информационными входами блока- пам ти, информационный вход первого сдвигового регистра  вл етс  информационным входом устройства, отличающеес  тем, что, с целью упрощени  устройства, оно содержит третий сдвиговый регистр, информационный вход которого  вл етс  информационным входом устройства, тактовый вход - тактовым входом устройства , а выход соединен с информационным входом второго сдвигового регистра.J (Л с со to 00 00

Description

Изобретение относитс  к области обработки ТВ изображени  цифровшли методами, а именно к устройствам ввода дл  запоминани телевизионного сигнала в цифровой форме.

Известно устройство дл  ввода информации, выполненное в виде соединени  М-разр дного регистра сдвига с последовательным входом и параллельными выходами (в соответствии с требуемым распараллеливанием данных) и буферного статического М-разр дного регистра. На последовательный вход регистра сдвига поступает сигнал одного из разр дов кодового слова ипродвигаетс  в регистре. Через каждые. М тактов происходит быстра , (за 1/2 такта) перезапись содержимого регистра сдвига в буферный статический регистр. В следующие М тактов производитс  медленна  запись содержимого буферного регистра в блок пам ти, содержащий М микросхем ОЗУ (оперативное запоминающее устройство)., либо кратное М количество микросхем 1.1} .

Недостатком этого устройства  вл етс  его сложность.:

Наиболее близким к изобретению  вл етс  устройство дл  ввода информации телевизионного сипнгша, содержащее . два М-разр дных регистров сдвига, на последовательные входы обоих регистров поступает сигнгш одного разр да кодового слова. Одноименные выходы регистров соединены co входами М-разр дного двухвходовоо мультиплексора. Первые М тактов происходит, продвижение информации в пёрвом регистре. В это врем  с помощью схемы управлени  происходит .запрещение продвижени  информации во втором регистре, соединение М -выходов второго регистра через мультипле} сор с М выходами блока пам ти и запись информации второго регистра в пам 1;ь. В следующие М тактов аналогичным образом происходит запись информации из первого регистра 2,

Недостатком известного устройства  вл етс  его сложность из-за наличи  двух М-разр дных регистров и М-разр дного мультиплексора, 1

Целью изобретени   вл етс  упрощение устройства.

Поставленна  цель достигаетс  т-э , что устройство дл  ввода информации , содержащее элемент И, первыР и второй сдвиго.В1:)1е регистры, блох управлени , вход которого и первый вход элемента И  вл ютс  тактовым входом устройства, первый

выхЪд блока, управлени  соединен с управл ющим входом блока пам ти, второй выход - С вторым входом элемента И, выход которого подключен к тактовым входам первого и второго

сдвиговых регистров, выходы которых соединены с соответствующими информционныгли входами блока пам ти, информационный вход первого сдвигового регистра  вл етс  информационным вxoдo l устройства, содержит третий сдвиговый регистр, информационный вход которого  вл етс  информационным входом устройства, тактовый вход - тактовым входом устройства, а выход соединен с информационным входом второго сдвигового регистра, . На фиг. 1 представлена структурна  схема устройства; на фиг, 2 временные диаграммы сигналов, иллюстрирующие работу устройства; на фиг, 3 - оДин из вариантов выполнени  блока управлени .

Устройство содержит первый, второй и третий сдвиговые регистры 1, 2 и 3, блок 4 пам ти, элемент И 5, блок 6 управлени , счетчик 7 тактов импульсов, с первого по четвертый дешифраторы с 8 ло 11, первый и второй статические триггерад 12 и 13, .интервалы времени,t

Z

и

Устройство работает следующим образом .

На информационные входы М-разр дных регистров. 1 и 3 поступают разр дрые импульсы кодового слова (фиг. 26), На тактовые входы регистра 3 первый вход элемента И 5 и на блок б управлени  поступают импульсы тактовой частоты (фиг, 2а),

Блок 6 управлени  из тактовых импульсов формирует сигналы управлени , поступающие на элемент И 5 и на блок 4 пам ти.

Тактовые импульсы на фиг. 2а обозначены номерами от 1 до 12, что соответствует прин тому в данном случае коэффициенту распараллеливани , равному 12. Дл  примера значение М выбрано равным 4, В первые 4 тактовых интервала (начина  с момента t) происходит продвижение информации в регистре 3 .При этом от блока 6 управлени  на элемент И 5 подаетс  логический

О (фиг. 2в интервал t - t2),4To запрещает подачу тактовых импульсов на тактовые входы регистров 1 и 2, В эти четыре тактовых интервала на блок 4 пам ти поступает сигнал разрешени  записи от блока 6 управлени . Этот сигнал аналогичен сигналу на фиг.2в, и в частности может быть его логической инверсией. При поступлении сигнала разрешени  записи происходит запись информации из регистров 1 и 2 в блок 4 пам ти. В момент прихода п того тактового импульса , ti блок б управлени  снимает сигнал запрета О со входа элемента И 5, после чего происходит продвижение информации во всех трех регистрах . К этому моменту времени

запись информации в пам ть уже выполнена . В следующие 8 тактовых интервсшов происходит заполнение регистров 1 и 2, Первые 8 бит запо1  наютс  в регистре 3, а биты 9-12 в регистре 1. Виты 1-4 поступали в регистр 3 во врем  записи предыду .иих 12 бит информации, в блок па-, м ти из регистров 1 и 2.После накоплени  очередных 12 бит информации в регистрах 1 и 2 блок 6 управлени  устанавливает на входе элемента И 5 логический О (момент t) и описанна  последовательность повтор етс .

Блок 6 управлени  работает еледующим образом.

Тактовые импульсы поступают на счетчик 7. Сигналы с его выходов подаютс  на дешифраторы 8-11. Дешифратор 8 дешифрирует момент времени t. В этот момент триггер 12 устанавливаетс  в состо ние О. Дешифратор 9 дешифрирует момент времени t . В этот момент триггер 12 устанавливаетс  в состо ние 1.Сигнал с выхода триггера 12 поступает на элемент И 5. Диалогичным образом с помощью дешифраторов 10, 11 и триггера 13 формируетс  сигнал разрешени  записи, поступающий на блок 4 пам ти. Блок управлени  может иметь и другую структуру, обеспечивающую получение требуетлых сигналов .

i

В известном устройство ввода

0

при распараллеливании на 12 требуетс  2x12 разр дов регистров и 12 разр дов мультиплексора. При реализации с помощью стандартных ИС потребуетс  в известном устройстве 6

5 ИС регистров сдвига и 6 ИС мультиплексора . В предлагаемом устройстве требуетс  всего 4 ИС регистра сдвига . При увеличении коэффициента распаргшлеливани  необходимом дл 

0 запоминани  ТВ изображений повышенной четкости или в случае применени  ИС пам ти низкого быстродействи , выигрыш еще увеличиваетс .

ппппппппппппппп

1 П ГП г

/

1

8

JF4

I1/

ff JiOKuS

f2

К i JiOKu 4

г

/j

фиг.З

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее элемент И, первый м второй сдвиговые регистры, блок управления, вход которого и первый вход элемента И являются тактовым входом устройства, первый выход блока управления соединен с управляющим входом блока памяти, второй выход - с вторым входом элемента И, выход которого подключен к тактовым входам первого и второго сдвиговых регистров, выходы которых соединены с соответствующими информационными входами блока памяти, информационный вход первого сдвигового регистра является информационным входом устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит третий сдвиговый регистр, информационный вход которого является информационным входом устройства, тактовый вход - тактовым входом устройства, а выход соединен с информационным входом второго сдвигового регистра. §

   00 м ьэ со 00

   Фи»./ >

   i