SU1012239A1 - Устройство дл упор дочивани чисел - Google Patents

Abstract

1. УСТ ЙСТВО ДЛЯ УПОРЯДО7 ЧИВАНИЯ ЧИСЕЛ, содержащее п групп входных элементов И, п входных рёгистров , п групп элементов И перезаписи , п -.1 групп по 1( в каждой группе схем сравнени  ,п- 1 групп по 1с в каждой группе триггеров, блок синхронизации, г элементов ИЛИ, h реверсивных счетчиков, п элементов И-НЕ, группы элементов заД(жки, блок пам ти,, группу выходных элементов ИЛИ, п групп выходных элементов И, причем кодова  шина чисел устройства соединена с информационными входами входных элементов И групп, выходы элементов И каждой группы соединены с информационными входами соответствующего входнрго регистра, выходы разр дов каждого регистра соединены с информационными входами элементов И перезаписи соответствующей группы и информационными входами выходных элементов И .соответствующей группы, вьлходы элементов И перезаписи каждой

Description

дами выходных элементов И групп, п тый выход блока синхронизации соединен с первыми управл ющими входами реверсивных,счетчиков, отличающ е е. с   тем, что, с целью расширени  функциональных возможностей путем оперативного изменени  пор дка упор дочивани  чисел, устройство дополнительно содержит п управл емых элементов И, п дополнительных элементов ИЛИ, причем информационные входы управл емых элементов И соединены с соответствующими выходами соответствующих реверсивных счетчиков , шестой выход блока синхронизации соединен с вторыми управл ющими входами реверсивных счетчиков, седьмой и восьмой выходы блока синхронизации , соединены с управл ющими входами элементов И-НЕ и управл емых элементов И соответственно, выходы которых через соответствующие дополнительныеэлементы ИЛИ соединены с вторыми управл ющими входами соответствующих выходных элементов И групп.

2.. Устройство по п. 1, о т л и ч а ющ.ее с   тем, что блок синхронизации содержит формирователи импульсов , элементы задержки, триггеры элементы ИЛИ, И-НЕ, И, НЕ, счетчик, генератор тактовых импульсов, управл ющий триггер, причем вход блока синхронизации соединен с входом установки в единичное состо ние первого триггера, входом первого формировател  импульсов и входом первого элемента задержки, выход которого соединен с входом второго формировател  импульсов, выход которого соединен с входом установки в нулевое состо ние первого триггера, входом

второго элемента задержки и единичным входом второго триггера, выход второго элемента задержки соединен с входом второго формировател  импульсов , выход которого соединен с нулевым входом второго триггера и входом третьего элемента задержки, выход которого соединен с входом третьего формировател  импульсов, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ соединен с единичным входом третьего триггера и через четвертый элемент задержки и четвертый формирователь импульсов с входом запуска генератора тактовых импульсов и нулевым входом третьего триггера, выходы счетчика соединены с входами элемента И-НЕ, выход которого соединен с входом останова генератора тактовых импульсов, пр мые выходы первого, второго и третьего триггеров , соединены с первым, третьим и четвертым выходами блока, выход первого формировател  соединен с вторым выходом блока, пр мой и инзерсный выходы управл ющего триггера соединены с первыми входами соответственно второго и третьего элеvieHTOB И, вторые входы которых соеди .5ены с выходами первого элемента И, зыходы второго и третьего элементов Л  вл ютс  соответственно п тым и лестым выходами блок.а, входы установки в нулевое и единичное состо ни  управл ющего триггера соединены с кодовой шиной управлени  устройства , пр мой выход управл ющего триггера соединен через элемент НЕ сседьмым выходом блока, а инверсный выход соединен с восьмым выходом блока синхронизации.

1

Изобретение относитс  к области вычислительной техники, в частности , к устройствам автоматической сортировки и формировани  заданной последовательности кодов обрабатываемых массивов цифровой информации сравнением числовых значений кодов и может быть использовано в устройствах автоматической обработки цифровой информации и .дискретной автоматики,

Известно устройство сортировки и системы обработки данных, позвол ющее формировать заданную последова-. тельность элементов, упор дочено размещенных от элементов низшего пор дка до элементов высшего пор дка. Устройство Содержит пам ть дл  хранений подлежащих йортировке кодов чисел.

несколько буферных регистров, каждый из которых обеспечивает запоминание кода одного числа, несколько схем сравнени , кажда  из которых служит дл  сравнени  кода числа, считанного из буферного регистра, с кодом числа считанным из пам ти, и дл  формировани  в каждой схеме сравнени  выходных сигналов Больше и Равно, меньше. В устройстве предусмотрено несколько узлов адресации дл  хранени  адресов кодов чисел в адресной последовательности, в которой адреса кодов чисел соответствуют кодам чисел хран щимс  в буферных регистрах, Дл  подключени  буферных регистров к схемам сравнени  предусмотрено несколько селекторов, к.ожлии из которых управл етс  адресом кода числ хранимым в соответствующем узле адресации . Узел передачи состоит из нскольких схем передачи, кажда  из кторых включаетс  между соответствующим одним узлом адресации и соседним с ним узлом, адресации с целью селективной передачи адресов кодов чисел между узлами адресации при формировании соответствующей схемой сравнени  выходного сигнала Больше. Узел передачи содержит блок дл  передачи адреса каждого кода числа из пам ти в любой из узлов адресации, которому соответствует выходной сигнал Больше на одном плече св занной с ним схемы сравнени  и сигнал Равно, меньше на другом плече. Указанный узел передачи упор дочивает адресную последовательность адресов кодов чисел.Выходной узел служит дл  считывани  кодов чисел из буферных регистров, выбранных селекторами, в установленном пор дке адресов кодов .

.Недостатком известного устройства  вл ютс  низкие функциональные возможности, выражающиес  в ограниченности числа вариантов упор дочивани  кодов чисел массива, что не позвол ет формировать последовательность кодов чисел, расположенных в пор дке их убывани .

Известнотакже устройство дл  сортировкиmn-разр дных чисел, содержащее п регистров, выходы каждого из которых соединены с входами схем сравнени , другие Бх.ор}л которых подключены к выходам регистра результата, выходные шины схем сравнени  соединены через переключатели с входами элемента ИЛИ, элемента И, тригге|1) и узлы запрета. Выход равенства ка:ждой схемы cpafeнени  соединен, с управл ющим входом соответствующего узла запрета, другие входы которого подключены к управл ющим шинам устройства, а выход - к одному из входов первого элемента И, другой вход котброго соединен с выходной шиной устройства , а выход - с управл ющим вхдом схемы сравнени . Выход элемента ИЛИ соединен с входом триггера, другой вход которого соединен с шиной тактовых сигналов, а выходы через переключатель - с входом второго элемента И, другой вход которого соединен с управл ющей шиной устройства , а выход - с входом устаHOBkH в нулевое состо ние регистра результата. Входы поразр дного управлени  регистра результата подключены к выходам коммутатора, .вход которого соединен с шиной тактовых .сигналов, а входы установки в единичное состо ние разр дов ре1-истра результата .подключены к управл ющей шине устройства 12 Э.Недостатком данного устройства  вл ютс  низкие функциональные возможности , заключающиес  в невозможности оперативного изменени  пор дка размещени  чисел в упор дочиваемом массиве.

Наиболее близким к предложенному  вл етс  устройство дл  упор дочивани , чисел, содержащее п групп вход ных элементов И,п входных регистров , п групп элементов И перезаписи, п-1 групп по 1с в каждой группе схем сравнени , п-1 групп по в кеждоЛ группе триггеров, блок синхронизации , группу из элементов ИЛИ,п реверсивных счетчиков,п элементов И-НБ элементы задержки, п групп выходных элементов И, группу элементов ИЛИ, блок пам ти, Информационные входы устройства соединены с информационными входами входных элементов И групп, выходы элементов И каждой i-и группы, где i 1,2,,.,,п подключены к «н .формационным входам 1 -го входного регистра, выходы каждого -го входного регистра соединены с информационными входами элементов И перезаписи i-H группы,, выходы элементов И перезаписи каждой (i- 1)-й группы подключены к первым информационным входам схем сравнени  i-и группы, выходы Больше, и Равно, меньше каждой j-й схемы сравнени  z-и группы, где 1 1,2,...,(п .- Z ); 2 1,2,.,,п- 1, соединены с входами установки в единичное и нулевое состо ние соответственно J-ro триггера 2-й группы. Вторые информаг ционные. входы каждой j-й схемы сравнени  z-й группы подключены к Bbdtoдам элементов И перезаписи (i +1)-й группы, пр мой выход каждого j-ro триггера первой группы соединен с. первым входоА ( j+ 1)-гЬ элемента ИЛИ инверсный выход первого триггера первой группы подключен к первому .входу первого элемента ИЛИ, инверсные выходы, второго, третьего,.,., (п - 1)-го триггеров первой группы соединены через первый, второй,..., (п - 2)-и элементы зад ержки первой группы с.вторым, третьим, ..., (п - 1)-м входами первого элемента ИЛИ, пр мой выход каЬкдого j-го триггера каждой 2-й группы через j-й эле-, мент задержки z-й группы подключен к j-му входу i-го элемента ИЛИ, инверсный выходкаждого j-го триггера каждой z-й группы соединен через (п - )-й элемент задержки с (h-i+j )-м входом ( t- 1) го элемента ИЛИ. Выход кеикдого -го элемента ИЛИ подключен к информационному входу 1-го реверсивного счетчика , выходы каждого 1-го реверсивного счетчика соединены с входами

i -го элемента И-НЕ. Выходы каждого i -го входного регистра подключены к информационным входам выходных элементов И i-и группы, выход каждого 1-го элемента И-НЕ соединен с первым управл ющим входом выходных элементов И i-и группы. : Выходы выходных элементов И групп оедйнены с входами эЛементов -ИЛИх группы,выходы которых подключены к входам блока пам ти. Управл ющий вход устройства соединен с входом блока синхронизации, первый выход которого подключен к управл ющим входам входных элементов И групп, второй выход соединен с управл ющими входами элементов И перезаписи , а третий, четвертый и п тый выходы блока синхронизации соответственно подключены к управл ющим входам выходных элементов И групп, реверсивных счетчиков и входных регистров,

В данном устройстве с помощью схем сравнени  осуществл етс  попарное одновременное сравнение каждого из кодов в упор дочиваемом массиве с последующими кодами чисел.

Число схем сравнени  равно числу сочетаний из количества кодов чисел в анализируемом массиве по два. Результаты сравнени  кодов чисел преобразуютс  с помощью триггеров, элементов задержки и элементов ИЛИ в число-импульсные коды, записываемые в реверсивные счетчики. Количество посылок в число-импульсных кодах равно числу случаев, когда данное число оказываетс  больше чисел из упор дочиваемого массива. Последовательным анализом указанных выше число-импульсных кодов с помощью реверсивных счетчиков и узлов анализа нулевых состо ний {.элементы И-НЕ) последовательно выбирают числа по значени м этих кодов (рангов ) и выдают через элементы ИЛИ в блок пам ти в убывающем пор дке З.

Недостатком такого устройства  вл ютс  низкие функциональные возможности , заключающиес  в невозможности оперативного изменени  пор дка размещени  кодов чисел в упор очиваемом массиве.

Цель изобретени  расширение функиональных возможностей путем опеативного изменени  пор дка размеени  кодов в упор дочиваемом массие .

Поставленна  цель достигаетс  ем, что устройство дл  упор дочиани  чисел, содержащее п групп входых элементов И, г входных регист- . ов, п групп элементов И перезаписи, п - 1 групп.по k в каждой группе хем сравнени , п - 1 групп по с в аждой группе триггеров, блок синронизации , п элементов ИЛИ,,п реверсивных счетчиков,п элементов И-НЕ, группы элементов задержки, блок пам ти, группу выходных элементов ИЛИ, п групп выходных элементов И,причем кодова  шина чисел устройства соединена с информационными входами входных элементов И групп, выходы элементов И каждой группы соединены с информационными входами соответствующего входного регистра, выходы разр дов каждого регистра соединены с информационными входами элементов И перезаписи соответствующей группы и информационными входами выт ходных элементов И соответствующей группы, выходы элементов И перезаписи каждой ( i - 1)-й (...) группы соединены с первой группой информационных входов схем сравнени  i-и группы, выходы Больше и Равно, меньше каждой схемы сравнени  соединены соответственно с - . входами установки в единичное и нулевое состо ние соответствующего триггера, втора  группа информационных входов каждой j-й схемы сравнени  z-й группы, где ,2,... , t l,2,..;,n- 1, соединена с выходами.элементов И перезаписи + 1,-й группы, пр мой выход каждого j-ro триггера первой группы соединен с первым входом (j+ 1 -го элемента ИЛИ, инверсный.выход первого триггера первой группы соединен с первым входом первого элемента ИЛИ, инверсные выходы второго третьего,..., П - 1 -го триггеров первой группы соединен{л через первый , второй,...,п- 2 -и элементызадержки первой группы с вторьлм, третьим,...,(л- 1)-м входами первого элемента ИЛИ, пр мой выход каждого j-ro триггера каждой i-й груп- пы через j-й элемент задержки z-й группы соединен с j-м входом i-to элемента ИЛИ, инверсный выход каждого j-ro триггера каждой ±-й группы соединен через ( )-й элемент задержки с ( )-м.входом (i - 1)-го элемента ИЛИ, выход каждого элемента ИЛИ соединен с информационным входом соответствующего реверсивного счетчика, выходы каждого реверсивного счетчика соединены с соответствующими входами элементов -И-НЕ, выходы выходных элементов И групп соединены с соответствующими входами выходных элементов ИЛИ группы , выходы которых соединены с входами блока пам ти, кодовые шины управлени  устройства соединены с входами блока синхронизации, первый выход которого соединен с управл ющим входом входных элементов И групп второй выход соединен с управл ющими входами входных регистров, третий выход соединен с управл ющими входами элементов И перезаписи групп, четвертый выход блока синхронизации соединен с первыми управл ющими входами выходных элементов и групп, п тый выход блока синхронизации соединен с первыми управл ющими входами реверсивных счетчиков, дополнительно содержит п управл емых элементов И, п дополнительных элементов ИЛИ, причем информационные входы управл емых элементов И соединены с соответствующими выходами соответствующих реверсивных счетчиков, шесто выход блока синхронизации соединен вторыми управл ющими реверсивных счетчиков, седьмой и восьмой выходы блока синхронизации соединен с управл ющими входами элементов И-НЕ и управл емых элементов И соответственно, выходы которых чере соответствующие дополнительные элементы ИЛИ соединены с вторыми управл ющими входами соответствующих выходных элементов И групп.

Блок синхронизации содержит формирователи импульсов, элементы задержки , триггеры, элементы ИЛИ, И-Н НЕ, И, счетчик, генератор тактовы с. импульсов, управл ющий триггер,причем , вход блока синхронизации со динен с входом установки в единичное состо ние первого триггера входом

.первого формировател  импульсов и входом первого элемента задержки, выход KOTQporo соединен с входом второго формировател  импульсов, выход которюго соединен с входом установки в нулевое состо ние первого триггера, входом второго элемента задержки и единичным входом второго триггера, выход второго элемента задержки соединен с входом второго формировател  импульсов, выход которого соединен с нулевым входом второго триггера и входом третьего элемента задержки, выход которого соединен с входом третьего формировател  импульсов, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ соеди-нен с единичным входом третьёгб триггера и через четвертый элемент задержки и четвертый формирователь импульсов с входом запуска генератора тактовых импульсов и нулевым входом третьего триггера, выходы счетчика соединены с входами элемента И-НЕ, выход которого соединен с входом останова генератора

.тактовых импульсов, пр мые выходы первого, второго и третьего триггеров соединены с первым, третьим и четвертым выходами блока, выход первого формировател  соединен с вторым лыходом блока, пр мой и инверсный выходы управл ющего триг . гера соединены с перзъал  входами

соответственно второго и третьего элементов И,- вторые входы которых

соединены свыходами первого элемента И, выходы второго и третьего элементов И Явл ютс  соответственно п тым и шестым выходами блока , входы установки в нулевое и единичное состо ни  управл ющего тригге{4а соединены с кодовой шиной управлени  устройства, пр мой выход управл ющего триггера соединен через элемент НЕ с седьмьвл

0 выходом блока, а инверсный выход соединен с воськым выходом блока синхронизации.

На фиг. 1 представлена структурна  схема устройства длд случа  упо- . р дочени  четырех кодов числового

5 массива; на фиг. 2 - структурна  схема блока синхронизации, устройство содержит группы входных элементов И 1-4, вхфдные регистры 5 - 8, группы элементов И пе0 ре записи 9-12, группы но три, две одной в каждой группе схем cfiaBjieни  13-15, .16-17 и 18, группы по три, два, одному в каждой группе триггеров 19-21, 22-23 и 24, блок

5 синхронизации 25, элементы задержки 26-33, группы, группу элементов ИЛИ 34-37, реверсивные счетчики 38-41 элементы И-НЕ 42-45, уп авл емыё элементы И 46-49, группу элементов

0 ИЛИ 50-53, группу выходных элемен-. тов И 54-57, группу элементов ИЛИ 58, блок пам ти 59..

Блок синхронизации 25 содержит элемент задержки 60, формирователи

5 импульсов 61 и 62, триггер 63,- элемент задержки 64, формирователь импульсов 65, триггер 66, элемент задержки 67, формирователь импульсов 68, управл ющий триггер 69, элемент ИЛИ 70, элемент задержки 71, форми0 рователь импульсов 72, триггер 73, генератор тактовых импульсов (ГТИ) 74, элемент И 75, элемент И 76, реверсивный счетчик 77, элемент И 78, элемент.И-НЕ 79, элемент НЕ 80.

5 Устройство реализует метод полного упор дочивани  массива числовой информации с использованием матрицы бинарных отношений и формированием число-импульсных кодов, оп0 редел ющих пор док выдачи чисел. Устройство дл  упор дочивани  кодов числового массива может ра- . ботать в режиме упор дочивани  кодов числового массива в убывающем по5 р дке (режим 1) и режиме упор дочивани  кодов числового массива в возрастающем пор дке (режим 2).

Режим упор дочивани  устанавливаетс  с помощью управл ющего триг0 гера 69. При подаче управл ющего сигнала Режим 1 на единичны вход триггера 69 осуществл ет : размещение кодов числового массива в блоке пам ти 59 в убывающем пор дке , при подаче сигнала .Режим 2

5 на в.ход установки в нулевое состо  ние триггера 69 размещение кодов числового массива в блоке пам ти 59 осуществл етс  в возрастающем пор дке, В исходном состо нии входные регистры 5-8, триггеры 19-24, реверсивные счетчики 38-41, регистры блока пам ти 59 могут быть обнулены (после включени  устройства ил хранить информацию, сохранившуюс  после предыдущего такта работы. Перед началом работы устройства в очередном такте необходимо установить режим упор дочивани , дл  чего по кодовой шине управлени  на триггер 69. необходимо подать сигнал Режим 1 или Режим 2. Триггер 69, возбужденный по единичному или нулевому входу, обеспечивает коммутацию элементов И 75 и 76, выдав тактовые импульсы или на обратный ( режим 1) или на пр мой (режим 2) управл ющие входы реверсивных счетчиков 38-41, а также управление эле ментами И-НЕ 42-45 и элементами И 46-49, снима  запрет с управл ющего входа элементов И-НЕ 42-45 или выдава  разрешающий сигнал на элементы 46-49. После установки режима упор дочивани  по кодовой шине управлени  поступает сигнал Пуск, по котором начинаетс  работа устройства. По сигналу Пуск наВыходе формировател  импульсов 62 вырабатываетс  синхросигнал, поступающий на. второй выход блока синхронизации 25 по которому обнул ютс  входные регистры 5-8. Одновременно сигнал Пуск поступает на вход установки в нулевое состо ние триггера 63 и вход элемента задержки 60. Триггер 63, переведенный в единичное состо ние , на первом выходе блока 25 .синхронизации формирует синхросигнал , выдаваемый на управл ющие входы элементов И 1-4 и разрешающей запись кодов чисел массива во входные регистры 5-8. Через интервал времени, определ емый задержкой элемента 60 if обес печивающий прием по кодовой шине числа и запись во входные регистры 5-8 кодов числа, триггер .63 переводитс  в нулевое состо ние. Одновременно триггер 66 переводитс  в единичное состо ние, формиру  на третьем выходе блока синхронизации 25 синхросигнал перезаписи, который поступает на управл ющие входы групп элементов И перезаписи 9 12 . По этому синхросигналу коды чисел упор дочиваемого массива, хранимые во входных регистрах, одновременно выдаютс  в схемы сравнени  13-18. Длительность синхроимпульса перейаписЦ обусловливаетс  временем задержки в элементе задержки 64 и определ етс  временем прохождени  сигнала через элемент И, схему сравнени , а также временем срабатывани  триггера знака. Кажда  из схем сравнени  13-18 обеспечивает сравнение двух кодов числового массива и выделение разностного сигнала. Операци  сравнени  кодов чисел реализуетс  вычитанием анализируемых кодов с последующим анализом знака разности. Соотношение Больше представл етс  высоким потенциалом на выходе знакового разр да формируемой разности , а соотношение Равно, меньше ,. - низким потенциалом. Результаты сравнени  чисел фиксируютс  триггерами 19 - 24 и преобразуютс  с помощью элементов задержки 26-33 и элементов ИЛИ 34 37 в число-импульсные коды, количё .ство посылок в которых равно числу случаев, когда данное число оказываетс  больше чисел из рассматриваемого массива. По окончании срабатывани  триггеров 19-24 сигналом, задержанным элементом задержки 64, обнул етс  триггер 66. Элемент задержки 67 обеспечивает задержку на врем  формировани  число-импульсных кодов и их записи в реверсивные счетчики 38-41. Длительность задержки может быть определена из формулы , где Смд, - врем  распространени  сигнала в элементе ИЛИ; тг - врем  срабатывани  триггера реверсивного счетчика; п - число упор дочиваемых кодов массива. Формирование число-импульсных кодов , характеризующих место числа в упор доченном массиве, осуществл етс  с помощью реверсивных счетчиков 38 41 . Сигналы сравнени  с выходов триггеров 19 - 24 . элементы ИЛИ 34 37 последовательно поступают на входы реверсивных счетчиков и перевод т в единичные состо ни  соответствующие триггеры. Последовательна  запись сигналов , необходима   дл  обеспечени  устойчивого срабатывани  триггеров, осуществл етс  элементами задержки 26-33, подключаемыми к входам элементов ИЛИ 34-37, начина  со второго. При упор дочивании кодов числового массива в убывающем пор дке выборка числа дл  его выдачи осуществл етс  по нулевому состо нию реверсивного счетчика. Анализ нулевого состо ни  реверсивного счетчика и его фиксаци  осуществл етс  элементами И-НЕ 42-45. Сигналы на выходе элементов и-НЕ 42-45 формируютс  при усл вии отсутстви  на управл ющих входа элементов запрещающего сигнала, пос тупающего с седьмого выхода блока синхронизации 25, соединенного чере элемент НЕ 80 с единичным выходом Триггера 69. Разрешающий сигнал, сформированный на выходе элементов И-НЕ 42-45, через элементы ИЛИ 50 53 поступает на второй управл ющий вход групп выходных элементов И 54-5 При упор дочивании кодов числового массива в возрастающем пор дке выборка числа дл его выдачи осуществл етс  по состо нию.счетчика, соответствующему минимальному числу массива. Данное состо ние определ етс  как код числа, меньшего числа упор дочиваемых кодов на единицу, и фиксируетс  с помощью элементов И 46-49. Информационные входы элементов И 46-49 подключаютс  к.пр мым выходам триггеров счетчиков, которые дл  заданного числа кодов масс ва должны находитьс  в единичном состо нии, и инверсным выходам три геров , которые должны находитьс  . в нулевом состо нии. Управл ющие в ды элементов И 46-49 подключены к восьмому выходу блока синхронизации 25, с которого поступает управ л ющи й сигнал, формируемый триггером 69, наход щимс  в нулевом состо нии , Разрешающий сигнал, сформирован ный на выходах элементов И 46-49, через элементы ИЛИ 50 и 51 посту-, пает также на второй управл ющий .вход групп выходных элементовИ54Сигнал , задержанный элементом задержки 67 и усиленный формирователем импульсов 68, через элемент ИЛИ 70 поступает на вход триггера 73 и переводит гЪ в единичное состо ние. Триггер 73 на четвер м выходе блока синхронизации 25 формирует синхроимпульс, обеспечиваю щий управление группами выходных элементов И 54-57. Длительность синхроимпульса определ етс  временем записи кода числа в блок пам ти 59.. При наличии на входах одной из групп выходных элементов И 54-57 разрешающего сигнала, поступающего с выхода элементов ИЛИ 50-53, и синхроимпульса с четвертого выхода блока синхронизации 25 наибольший код числа с выхода соответствующего входного регистра через одну из групп выходных элементов И 54-57 и группу элементов ИЛИ 58 поступае на вход блока пам ти 59 дл  записи По окончании синхроимпульса,ког да т иггер переведен в нулевое сос то ние, запускаетс  генератор такт вых импульсов 74. Импульс с выхода генератора тактовых импульсов 74 через элемейт И 78, на второй вход которого подан разрешающий потенциал с инверсного выхода триггера 73, и через элемент И 75 или элемент И 76 (в зависимости от режима упор дочивани  ) поступает на обратный или пр мой выходы реверсивных счетчиков 38-41. При упор дочивании кодов числового массива в убывающем пор дке импульс с выхода ГТИ 74 поступает через элемент И 75, возбужденный по второму входу напр жением с пр мого выхода триггера 69, на обратные входы реверсивных счетчиков 38 41 одновременно в виде -сигнала -1 уменьша  содержимое счетчика на единицу. Дл  одного из реверсивных счетчиков 38-41 состо ние которого стало нулевым, соответствующий из элементов И-НЕ 42-45 формирует сигнал , который через один из элементов ИЛИ 50-53 поступает на вторые входы одной из групп выходных элементов И 54-57, разреша  выдачу очередного кода числа в пам ть 59. При этом синхроимпульс, управл ющий группами выходных элементов И 54-57 формируетс  на четвертом выходе блока синхронизации 25 триггером 73, переведенным в единичное.состо ние импульсом с выхода ГТИ 74 через . элемент ИЛИ 70. В случае упор дочивани  кодов числового массива в убывающем пор дке импульс с выхода ГТИ 74 поступает через элемент И 76, возбузкденный по второму входу напр жением Ъ ин-. версного выхода триггера 69, на пр мые входы реверсивных счетчиков 38-41 одновременно-в виде сигнала +1, увеличива  содержимое чиков на единицу. Дл  одного из реверсивных счетчиков 38-41, состо ние которого соответствует минимальному числу м ccивa соответствующий элемент И 46-49 формирует разрешающий сигнал, который через один из элементов ИЛИ 50-53 поступает на вторые входы одной из групп выходных элементов И 54-57, разреша  выдачу очередного кода числа в пам ть 59. Импульс с выхода генератора тактовых импульсов 74 поступает одновременно на обратный вход реверсивного счетчика 77, уменьша  содержимое счетчика на единицу. Реверсибный счетчик 77 обеспечивает подсчет числа сформированных такэговыос импульсов , т.е. числа кодов, выданных в пам ть 59. После выдачи последнего кода упор дочиваемого массива содержимое реверсивного счетчика 77,становитс  равным нулю. Данное состо ние счетчика фиксируетс  элементом И-НЕ 79. Сигнал, формируемый элементом ИГ-HE 79, подаетс  на вход останова генератора и останавливает генератор тактовых импульсов 74. По окончании записи последнего кода в пам ть 59 триггер 73 переводитс  в нулевое состо ние, снима  синхросигнал с первого управл ющего входа групп выходных элементов 54-57. Таким образом, в  чейках пам ти 59 будет размещен упор доченный числовой массив. I

Использование предложенного устройства дл  упор дочивани  кодов числового массива обеспечивает возможность автоматического формировани  массивов, коды в которых размещены как в пор дке возрастани , так и в пор дке убывани , возможность программного и микропрограммного управлени  устройством при включении последнего в состав комплекса вычислительных средств обработки информации , повышение оперативности обработки массивов информации и возможность сопр жени  устройства с потребите;  ми упор доченной информации .

L

Claims (2)

1. УСТРОЙСТВО ДЛЯ УПОРЯДО7 ЧИВАНИЯ ЧИСЕЛ, содержащее и групп входных элементов И, η входных регистров, и групп элементов «'перезаписи, η -.1 групп по к в каждой группе схем сравнения , η - 1 групп по 1с в каждой группе триггеров, блок синхронизации, и элементов ИЛИ, h реверсивных счетчиков, η элементов И-НЕ, группы элементов задержки, блок памяти,, группу выходных элементов ИЛИ, η групп выходных элементов И, причем кодовая шина чисел устройства соединена с информационными входами входных элементов^И групп, выходы элементов И каждой группы соединены с информационными входами соответствующего входнрго регистра, выходы разрядов каждого регистра соединены с информационными^, входами элементов И перезаписи соответствующей группы и информационными входами выходных элементов И соответствующей группы, выходы элементов И перезаписи каждой (i- 1)-й ( i -- 1 . .. h ) группы соединены с первой группой информационных входов схем сравнения i-й группы, выходы '’Больше и Равно, меньше каждой схемы сравнения соединены соответственно с входами установки в еди- . ничное и нулевое состояние соответствующего триггера, вторая группа информационных входов каждой j-й схемы сравнения 2-й группы, где J — 1,2..., π — ζ.,ζ ⁼ 1,2..., tv —1 соединена с выходами элементов И перезаписи ( ΐ + 1)ζ-ή группы, прямой выход каждого j -го триггера первой группы соединен с первым вхо- ; дом ( /+ _ч1)-го элемента ИЛИ, инверсный выход первого триггера первой группы соединен с первым входом перв.ого элемента ИЛИ, инверсные выхода второго, третьего,..., (IV - «1)-го триггеров первой группы соединены через первый, второй, (η — 2)—й элементы задержки первой группы с вторым, третьим,..., (η - 1)-м входами первого элемента ИЛИ, прямой выход каждого j-го триггера каждой 2.-й группы через j-й элемент задержки ₍ zl-й группы соединен с j-m входом ϊ-го элемента ИЛИ, инверсный выход каждого j —го триггера каждой Z-й группы ’соединен через (и -,1*| )-й элемент задержки с ( П -,Ι + j )-м входом (i - 1)-го. элемента ИЛИ, выход каждого элемента ИЛИ соединен с информационным входом соответствующего реверсивного счётчика, выхода каждого реверсивного счетчика соединены с соответствующими входами элементов И-НЕ, выхода выходных элементов И групп соединены с соответст-г вующими входами выходных элементов ИЛИ группы, выходы которых соединены с входами блока памяти, кодовые щины управления устройства соединены с входами блока синхронизации, первый выход которого соединен с управляющим входом входных элементов И групп второй выход соединен с управляющими входами входных регистров, третий выход соединен с управляющими входами элементов И перезаписи, групп, четвертый выход блока синхронизации соединен с первыми управляющими вхо

Q ©

С bo ьэ ФО со дами выходных элементов И групп, пятый выход блока синхронизации соединен с первыми управляющими входами реверсивных.счетчиков, о т л и чающее, с я тем, что, с целью расширения функциональных возможностей путем оперативного изменения порядка упорядочивания чисел, устройство дополнительно содержит и управляемых элементов И, η дополнительных элементов ИЛИ, причем информационные входы управляемых элементов И соединены с соответствующими выходами соответствующих реверсивных счетчиков, шестой выход блока синхронизации соединен с вторыми управляющими входами реверсивных счетчиков, седьмой и восьмой выходы блока синхронизации, соединены с управляющими входами элементов И-НЕ и управля'емых элементов И соответственно, выходы которых через соответствующие дополнительные'элементы ИЛИ соединены с вторыми управляющими входами соответствующих выходных элементов И групп.

2,. Устройство поп. 1, о т л и ч а ющее с я тем, что блок синхронизации содержит формирователи импульсов, элементы задержки, триггеры, элементы ИЛИ, И-НЕ, И, НЕ, счетчик, генератор тактовых импульсов, управляющий триггер, причем вход блока синхронизации соединен с входом установки в единичное состояние первого триггера, входом первого формирователя импульсов и входом первого элемента задержки, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с входом установки в нулевое состояние первого триггера·, входом второго элемента задержки и единичным входом второго триггера, выход второго элемента задержки соединен с входом второго формирователя импульсов, выход которого соединен с нулевым входом второго триггера и входом третьего элемента задержки, выход которого соединен с входом третьего формирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ соединен с единичным входом третьего триггера и через четвертый элемент задержки и четвертый формирователь импульсов с входом запуска генератора тактовых импульсов и нулевым входом третьего триггера, выходы счетчика соединены с входами элемента И-НЕ, выход которого соединен с входом останова генератора тактовых импульсов, прямые выходы первого, второго и третьего триггеров, соединены с первым, третьим и четвертым выходами блока, выход первого формирователя соединен с вторым выходом блока, прямой и инверсный выходы управляющего триггера соединены с первыми входами соответственно второго и третьего элементов И, вторые входы которых соеди· йены с выходами первого элемента И, зыходы второго и третьего элементов .4 являются соответственно пятым и шестым выходами блока, входы установки в нулевое и единичное состояния управляющего триггера соединены с кодовой шиной управления устройства’, прямой выход управляющего триггера соединен через элемент НЕ с· седьмым выходом блока, а инверсный выход соединен с восьмым выходом блока синхронизации.