SU1179356A1 - Устройство дл ввода-вывода информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее первый, второй и третий регистры, формирователь импульсов, триггер, терминалы, первьй, второй и третий элементы И, дешифратор, первый элемент ИЛИ, первую группу элементов И, первые входы которых соединены с выходом формировател  импульсов, первым входом второго элемента И и вторым входом первого элемента И, первый вход которого соединен с первым выходом триггера, второй выход которого  вл етс  первым выходом устройства, первый вход второго регистра соединен с вторым входом триггера и  вл етс  первым входом устройства, выходы группы второго регистра  вл ютс  выходами группы устройства, входы первого регистра  вл ютс  входами первой группы устройства, второй вход второго элемента И соединен с вторым выходом дешифратора, первый выход которого  вл етс  вторым выходомустройства, выходы элементов И первой группы соединены с первыми входами соответствующих терминалов , выходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с вторым входом второго регистра , о т л и ч а ю щ е е с   тем, что, с целью упрощени  и повышени  быстродействи  устройства, оно содержит второй элемент ИЛИ, вторую группу элементов И и элемент НЕ, выход которого соединен с вторым входом третьего элемента И, первый и третий входы которого соответственно соединены с первым и вторым входами второго элемента И, третий г вход которого соединен с входом элемента НЕ и  вл етс  вторым входом устройства, выход второго элемента И соединен с первым входом второго элемента ИЛИ и входом третьего регистра, входы группы которого  вл ютс  входами второй группы устройства , выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом второго регистра, четвертый вход и выход которого соединены (Соответственно с первым и вторым входами дешифратора, выходы треть его регистра соединены с вторыми входами соответствующих элементов И первой группы, вторые входы терминалов соединены соответственно с выходами элементов И второй группы, первые вхо ды которых соединены с соответствующими выходами первого регистра, вторые входы элементов И второй группы соединены с выходом, первого элемента И и первым входом триггера.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  организации об мена информацией в системах коллекти ного пользовани  вычислительными ресурсами и в информационно-поисковых системах. Цель изобретени  - упрощение устройства и повышение его быстродействи . На чертеже представлена структурна  схема устройства. Устройство содержит процессор 1, первый регистр 2, элементы И 3 перво 3 и второй 4 групп, терминалы 5, фор мирователь 6 импульсов, первый элемент И 7, триггер 8, третий регистр первый элемент ИЛИ 10, второй элемен И 11, второй регистр 12, дешифратор 13, элемент НЕ 14, третий элемент И 15 и второй элемент ИЛИ 16. Предлагаемое устройство работает следующим образом. Перед началом работы в регистрах 2, 9 и 12 и триггере 8 записан нулевой код. Процессор 1 согласно програ ме устанавливает либо режим чтени , либо режим записи информации, В режиме записи информации в терминалы 5 процессор 1 передает первую информационную посылку в регистр 2, в котором i-   чейка закреплена за терминалом 5. Затем процессор 1 посылает сигнал, перевод щий триггер В в состо ние, разрешающее прохождение тактовых импульсов с формировател  6 через элемент И 7 на входы элементов И группы 4. В результате чего информаци  с регистра 2 через соответствующие элементы И группы 4 поступает в соответствующие терминалы 5 . В то же врем  импульс с выхода элемента И 7 поступает на вход триггера В и устанавливает его в нулевое состо ние, запреща  прохождение тактовых импульсов через элемент И 7, а с другого выхода триггера В формируетс  сигнал прерывани  по записи , по которому процессор 1 выстав л ет в регистр 2 новую посылку кнфор мации. Операции продолжаютс  до момента сн ти  режима записи информаци Режим чтени  информации с терминалов может быть организован двум  способами: последовательное чтение информации со всех терминалов 5 и приоритетное чтение информации с одного терминала 5, т.е. чтение информации полностью с одного терминала 5. В первом случае с выходной шины процессора 1 в регистр 9 заноситс  распределенный код 0000 ... 01, т.е. во все разр ды регистра, кроме n-roj,занос тс  нули, а в п-ый разр д - единица. Регистр 12 устройства устанавливаетс  в исходное состо ние, при котором все его, кроме первого, разр ды , включа  и маркерный, устанавливаютс  в нулевое состо ние, а в первьй разр д регистра 12 записываетс  маркер, значение которого равно единице. Так как в маркерном разр де регистра 12 записан ноль, то с выхода дешифратора 13 снимаетс  сигнал , разрешающий прохождение тактовых импульсов с формировател  6 через элемент И 11, Так как режим чтени  информации организуетс  последовательно со всех терминалов 5, то на вход элемента И 11 поступает единичный сигнал от процессора 1. Этот сигнал разрешает прохождение тактовых импульсов с формировател  6 на вход регистра 9. С приходом первого тактового импульса содержимое п-го разр да регистра 9 переписьшаетс  в его перв1ый разр д, а код маркера переписьшаетс  из первого разр да регистра 12 во второй, так как с выхода элемента И 11 тактовый импульс через элемент ИЛИ 16 заводитс  на вход регистра 12. С выхода первого разр да регистра 9 единичный сигнал поступает на вход первого элемента И группы 3, на другой вход которого поступает импульс с формировател  6. В результате управл ющий импульс с выхода первого элемента И 3 группы поступает на вход соответствующего терминала 5. Код символа с терминала 5 считываетс  и через элемент ИЛИ 10 записываетс  в первый разр д регистра 12. На очередном шаге с приходом следующего тактового импульса с формировател  6 происходит сдвиг кодов, записанных в регистрах 9 и 12 и код символа считываетс  с второго терминала и записьшаетс  во второй разр д регистра 12 и т.д. Операци  считьшани  с каждого терминала 5 продолжаетс  до момента по влени  в последующем (маркерном) (п+1)-м разр де регистра 12 кода маркера , т.е, тогда, когда последовательно будет прочитана информаци  /со всех п терминалов 5, начина  с первого терминала 5, Так как код маркера равен единице то с инверсного выхода дешифратора 13 снимаетс  сигнал, запрещающий прохождение тактовых импульсов через элемент И 11, ас выхода дешифратора 13 формируетс  сигнал прерывани , который поступает в процессор 1. Содержимое регистра 12 поступает в процессор 1. Операци  чтени  продолжаетс  после поступлени  кода установки в начальное состо ние регистра 12 и распределенного кода в регистр 9. Если необходимо считать информацию полностью с одного терминала, напри мер с i-ro (второй случай), то в регистр 9 заноситс  код, где в i-м разр де единица, а в остальных ноль. Ре гистр 12 по первому входу устройства .устанавливаетс  в исходное состо ние как и в первом случае. На вход элемента И 11 поступает нулевой сигнал, запрещающий прохождение тактовых импульсов с формировател  6 на вход регистра 9, Так как сдвиг распределенного код в регистре 9 не осуществл етс , то разрешающий сигнал, равный единице, на врем  чтени  информации с i-ro терминала поступает на вход i-ro элемента И 3 группы. С приходом тактового импульса с формировател  6 информаци  (коды символов ) с i-ro терминала 5 последовательно записываетс  в регистр 12, при этом сдвиг информации в регистре 12 осуществл етс  сигналом, поступающим от формировател  6 через элемент И 15, с выхода элемента ИЛИ 16. Как только в маркерном разр де регистра 12 по вл етс  единица, то с выхода-дешифратора 13 снимаетс  сигнал, запрещающий прохождение тактовых импульсов через элемент И 15, а с другого выхода дешифратора формируетс  сигнал прерьгоани , который поступает в процессор 1, Содержимое регистра 12 поступает в процессор. Если необходимо продолжить чтение информации с i-ro терминала, то регистр 12 переводитс  в исходное состо ние и процесс повтор етс . Операци  чтени  информации осуществл етс  до момента сн ти  режима чтени , В известном устройстве в режиме записи информации в терминалы запись одной посыпки информации дл  всех терминалов осзтцествл етс  последовательно в каждый терминал, начина  с первого и до п-го, что приводит к непроизводительным просто м 1ерминалов . В предлагаемом устройстве запись одной посылки информации дл  всех терминалов производитс  одновременно , так как каждый терминал имеет свои независимые цепи и систему записи . Таким образом, предлагаемое устройство не только обеспечивает увеличение быстродействи  на 50% в режиме записи, но и при гаобом количестве терминалов позвол ет сокращать оборудование в 1,4 раза, что позвол ет уменьшить количество функциональные: св зей, т.е. упростить устройство.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее первый, второй и третий регистры, формирователь импульсов, триггер, терминалы, первый, второй и третий элементы И, •дешифратор, первый элемент ИЛИ, первую группу элементов И, первые входы которых соединены с выходом формирователя импульсов, первым входом второго элемента И и вторым входом первого элемента И, первый вход которого соединен с первым выходом триггера, второй выход которого является первым выходом устройства, первый вход второго регистра соединен с вторым входом триггера и является первым входом устройства, выходы группы второго регистра являются выходами группы устройства, входы первого регистра являются входами первой группы устройства, второй вход второго элемента И соединен с вторым выходом дешифратора, первый выход которого является вторым выходом устройства, выходы элементов И первой группы соединены с первыми входами соответствующих тер , выс вторым вхоИ, первый и соответствени вторым вхоИ, третий соединен элемента которого с первым элемента миналов, выходы которых соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с вторым входом второго регистра, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения быстродействия устройства, оно содержит второй элемент ИЛИ, вторую группу элементов И и элемент НЕ ход которого дом третьего третий входы но соединены дами второго вход которого соединен с входом элемента НЕ и является вторым входом устройства, выход второго элемента И соединен с первым входом второго элемента ИЛИ и входом третьего регистра, входы группы которого являются входами второй группы устройства, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом второго регистра, четвертый вход и выход которого соединены (соответственно? с первым и вторым входами дешифратора, выходы треть· его регистра соединены с вторыми входами соответствующих элементов И первой группы, вторые входы терминалов соединены соответственно с выходами элементов И второй группы, первые входы которых соединены с соответствующими выходами первого регистра, вторые входы элементов И второй группы соединены с выходом, первого элемента И и первым входом триггера.

   .1 ть- 03 >