SU1259276A1 - Адаптер канал-канал - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники- и может быть использовано как системное устройство дл  св зи цифровых вычислительных маптн в многомашинном вычислительном комплексе. Целью изобретени   вл етс  повышение быстродействи  устройства. Это достигаетс  тем, что в адаптер,. содержащий два идентичных полуадаптера, каждый из которых включает узел коммутации входных сигналов, регистр команд, дешифратор команд регистр адреса, схему сравнени  адресов, блок управлени , узел выходных сигналов, регистр байта состо ни , в каждый полуадаптер введен дешифратор команды пр мого обмена. 5 ил. Ю м Ьд

Description

Изобретение относитс  к вычислительной технике и может использоватьс  как системное устройство дл  св зи цифровых вычислительных машин (ЦВМ) в многомашинном вычислительном комплексе.

Цель изобретени  - повьшение быстродействи  устройства.

На фиг. 1 приведена блок-схема адаптера; на фиг. 2 - функциональна  схема дешифратора команды пр мо- ro обмена; на фиг. 3 - блок-схема блока управлени ; на фиг. А - временна  диаграмма работы дешифратора управлени  пр мьм обменом при обмене одним байтом информации; на фиг, 5 -- алгоритм работы блока управлени .

Адаптер канал-канал состоит из двух полуадаптеров и 2, казкдый из которых содержит регистр 3 команд, дешифратор 4 команды, регистр 5 адресов , схему 6 сравнени  адресов, блок 7 управлени , узел 8 коммутации выходных сигналов, регистр 9 байта состо ни  и дешифратор 10 команды пр мого обмена. Адаптер св зан с сопр гаемыми каналами ввода- вывода с помощью информационных входов (линии каналов) 1 и 12 полуадаптеров I и 2, управл ющих входов (линии каналов) 13 и 1А полуадаптеров . 1 и 2, управл ющих выходов vли- нии абонентов) 15 и 16 полуадаптеров 1 и 2, информационных выходов (линии абонентов) 17 и 18 полуадаптеров и 2. Деппгфратор 10 (фиг.2) состоит из элементов ИЛИ 19, НЕ 20, элементов И 21 и 22 и ИЛИ 23.

Блок управлени  (фиг. З) представл ет собой синхронный цифровой автомат, состо щий,например, из мультиплексора 2А входных сигналов, генератора 25 синхроимпульсов, регистра 26 адреса микрокоманды и посто нного запоминающего устройства 27, и вырабатьгоает функциональные сигналы , обеспечивающие работу адапте- ра в соответствии с заложенным алгоритмом и входными сигналами, поступающими с выхода дешифратора 4 команд, схемы 6 сравнени  адресов, блока 7 управлени  другого полуадаптера и управл ющими сигналами канала .

На фиг. 1-3 показаны также линии 28-31 св зей между дешифратором 10 и другими узлами полуадаптеров.

5

0

Микрокоманда, под управлением которой происходит работа каждого из полуадаптеррв 1 и 2, состоит из следующих полей,

Поле номера информационного сигнала - ПНИС. Под управлением этого по л  проходит выдача того или иного информационного сигнала на выход мультиплексора 24. Сигнал с выхода мультиплексора 24 используетс  дл  организации ветвлений (условных переходов ) в микропрограмме.

Поле управлени  способом ветвлени  в микропрограмме - ПУСВ. Под управлением этого пол  определ етс  способ задани  адреса следующей микрокоманды в регистре 26.

Поле маскировани  прерывани  пмп .

Поле.адреса - ПА. Это поле используетс  дл  задани  адреса перехода и примен етс  дл  организации ветвлений в микропрограмме.

Поле константы управлени  - ПКУ,

5 Это поле задает функциональные сигналы , обеспечивающие работу адаптера в соответствии с заложенным алгоритмом .

Микропрограмма, выполн ема  бло0 ком 7 управлени , может быть прервана , при этом в регистр 26 адреса микрокоманды заноситс  константа, представл юща  собой начальный адрес микропрограммы обработки пре- рьшани . Каждой причине прерывани  соответствует сво  константа. Прерывание может возникнуть при задании каналом ЭВМ последовательности сигналов: Сброс системы, СелективQ ный .сброс, Отключение от интерфей5

са . Прерывание может быть замаскировано путем установки разр да пол  маскировани  прерывани .

5 Устройство работает следующим образом.

При наличии одного из сигналов Разрешение пр мого обмена (РПО) из блока 7 одного из полуадаптеров,

0 например полуадаптера 1 (сигналы РП01 или РП02), наличии одного из сигналов Записать (ЗП) или тать (СЧ) на выходе дешифратора 4 и отсутствии (наличии) сигнала

5 ИНФ-К на входе 12 полуадаптера 2 на выходе элемента ИЛИ 23 вырабатываетс , сигнал ИНФ-А, поступающий далее на выход 15.

3

Адаптер распшфровывает и выполн ет следующие команды канала: Считать ., Считать в обратном направлении , Записать, Управление фиктивное , Управление рабочее, Уто нить состо ние, Проверить ввод- вывод.

Некоторые команды, посылаемые каналом в адаптер, вьшолн ютс  только в том случае, если другой канал, с которым св зан адаптер, посьшает соответствующую команду. Например, команды Считать или Считать в обра ном направлении, посылаемые одним каналом, могут быть выполнены адаптером только после того, как другим каналом будет послана в адаптер команда Записать, и наоборот. Адаптер указывает свое состо ние каналу использу  четыре бита байта состо ни : нулевой - указатель Внимание третий - указатель - Зан то, четвертый - указатель Канал кончил, п тый - указатель ВУ кончило,

Эти указатели обозначают: Внимание - операци , требующа  соответствующего ответа от канала, уже начата  другим каналом: Зан то -адаптер не может выполнить команду; Канал кончил - адаптер может быть логически отключен от канала; ВУ кончило . - операци , выполн ема  каналом , завершена в адаптере.

Чтобы задать адаптеру какую-либо команду, канал вводит последовательность сигналов начальной выборки , котора  начинаетс  дл  адаптера с получением, например, полуадаптером 1 по входу 3 сигнала АДР-К и по входу 11 адреса устройства, дл  которого предназначена операци  ввода-вывода . Полученный адрес устройства поступает на вход схемы 6, где он сравниваетс  с адресом полуадаптера 1, хран щимс  в регистре 5. Если эти адреса равны, то схема 6 формирует сигнал Адрес опознан поступающий в блок 7, Затем ка,нал выдает сигналы Разрешение выборки и Выборка (РВБ-К и ВБР-К) , поступаг- ющие по входу 13 в блок 7, который, если адрес бьт опознан полуадаптером 1, блокирует дальнейшее распространение сигнала ВБР-К, выдаёт сигнал РАБ-А на вход 15, формирует сигнал блокировки начальной выборки другим каналом полуадаптера 2. Назначение этой блокировки - запретить этому каналу поместить код команды

592764

в регистр 3 полуадаптера 2 при выполнении команд Записать, Считать , Управление рабочее. После сн ти  каналом сигнала АДР-К с входа - 13 блок 7 разрешает выдачу с выхода регистра 5 через узел 8 на выход 17 адреса полуадаптера 1 и формирует сигнал АДР-А на выходе 15. В ответ на сигнал АДР-А канал выдает сигнал

,Q УПР-К, поступающий по входу 13 в блок 7, и помещает на входе 11 код команды. Блок 7 разрешает занесение кода команды с входа 11 в регистр 3, в результанте чего прин та  команда

J5 дешифрируетс  дешифратором 4, сбрасывает сигнал АДР-А на выходе 15, Затем блок 7 формирует байт состо ни  в регистре 9 в зависимости от условий, сложившихс  в адаптере, и

20 присланной команды. После сформировани  байта состо ни  в регистре 9 блок 7 разрешает выдачу информации из регистра 9 через узел 8 на выход 16, выдает сигнал УПР-А на

25 выход 15,

Получив сигнал УПР-А и байт состо ни , канал выдает сигнал ИНФ-К, заверша  тем самым последовательность сигнг лов начальной выборки. Сигнал ИНФ-.К поступает по входу 13 в блох 7, в результате чего послед- НИИ сбрасывает сигнал УПР-А на выходе 15, если полуадаптеру 1 задана одна из команд Записать, Считать , Считать в обратном направле- НИИ или уточнить состо ние, или сбрасывает сигналы РАБ-А и УПР-А на выходе 15, если полуадаптеру 1 была задана люба  друга  команда, сбрасывает сигнал блокировки начальной выборки полуадаптера 2, запрещает выдачу информации через узел 8, сбрасывает регистр 9. Кроме того, если полуадаптеру 1 задана команда Записать, Считать, Считать в обратном направлении, Управление рабочее, то блок 7 формирует сигнал Ожидание согласовани , выдаваемый в блок 7 полуадаптера 2, в результате чего формируетс  запрос на передачу байта состо ни  в канал , к которому подключен полуадап тер 2, и вводитс  последовательность сигналов подключени  к каналу по требованию абонента, выполн ема  следующим образом. Получив, сигнал Ожидание согласовани , блок 7 полуадаптера 2 организует выдачу сигнала ТРБ-А на пыход 16, Затем

30

0

5

0

S

при получении сигнала ВБР-К по входу 14 блок 7 снимает сигнал ТРБ-А на выходе 6, выставл ет на нем сигналы РАК-А, AJIP-A, разрешает выдачу информации (адреса) с выхода регистра 5 через узел 8 на выход 18.

Получив от канала сигнал УПР-К по входу 14,. блок 7 сбрасывает сигнал АДР-А на выходе 16, запрещает прохождение информации с выхода регистра 5 через узел 8 на выход 18, формирует в регистре 9 указатель Внимание. После сброса каналом сигнала УПР-К на входе 4 блок 7 разрешает въщ чу сформированной в регистре 9 информации с выхода этого регистра через узел 8 на выход 18 и формирует сигнал УПР-А, выдава- на выход 16, При получении по входу 14 сигнала ИНФ-К блок 7 запрещает выдачу информации через узел 8, сбрасывает сигналы РАБ-А и УПР-А на вькоде 16. На этом полуадаптер 2 заканчивает выполнение последовательности сигналов подключени  к каналу по требованию абонента.

ЭВМ, получив от полуадаптера 2 байт состо ни  с указателем Внимание , задает полуадаптеру 2 команду Уточнить состо ние с целью определени  кода команды, заданной другой ЭВМ полуадаптеру 1. Задание команды происходит путем введени  каналом, подключенньм к полуадаптеру 2, последовательности начальной выборки, котора  тзыполн етс  полу эдаптером

2аналогично выполнению последовательности начальной выборки полуадаптером 1, за исключением того, что полуадаптер 2 отключаетс  от канала не с выдачей своего начального байта состо ни , а после передач в канал байта информации, содержаще код команды, заданной полуадаптеру и выдачи в канал байта состо ни  с указател ми Канал кончил и ВУ кочило . В этом случае полуадаптер 2 работает следующим образом.

Пос-пе выдачи начального байта состо ни  в канал блок 7 разрешает выдачу информации с выхода регистра

3полуадаптера 1 через узел 8 на выход 17 и организует выдачу на выход 15 сигнала ИНФ-А. Затем, получив по входу 13 сигнал , означающий, что байт информации прин т каналом, блок 7 запрещает выдачу информации через узел 8 на выход 17 и снимает сигнал ИНФ-А на выходе 15. После эт5

92766

го. канал снимает сигнал ИНФ-К (или УПР-К) на входе 13, в результате чего блок 7 формирует в регистре 9 байт состо ни  с указател ми Канал кончил и ВУ кончило, разрешает выдачу информации с выхода регистра 9-через узел 8 на выход 17 и организует выдачу сигнала УПР-А на выход 15 Затем, получив от канала по

Q входу 13 сигнал ИНФ-К, блок 7 запрещает выдачу информации через узел 8 на выход 17 и снимает сигналы РАБ-А и УПР-А на выходе 5, заверша  тем самым выполнение команды.

Получив код команды, заданной полуадаптеру 1, друга  ЭВМ может определить , какую команду ей следует задать полуадаптеру 2 дл  организации обмена информации Такой командой

0 должна быть команда Записать, если полуадаптеру 1 задана команда Считать , и команда Считать, если полуадаптеру 1 задана команда Записать .

5 Задание каналом полуадаптеру 2 команды Записать или Считать и выполнение этой команды полуадаптером 2 происходит аналогично заданию и выполнению этих команд полуадаптеQ ром I, за исключением того, что вместо сигнала Ожидание согласовани  блок 7 формирует сигнал Разрешение пр мого обмена, поступающий на дешифраторы 10 обоих полуадаптеров. При этом дешифратор 10 полуадаптера , которому была задана, например, команда Записать, при отсутствии сигнала ИНФ-К на управл ющих лини х 14 канала полуадаптера 2, которому

-j была задана, например, команда Считать формирует сигнал ИНФ-А на выходе 15, в ответ на который канал ЭВМ, подключенный к этому полуадаптеру , помещает на вход 11 байт ин формации и выдает на вход 13 сигнал ИНФ-К. Байт информации с входа 11 поступает через узел 8 полуадаптера 2 на выход 16. Дешифратор 10 полуадаптера 2 формирует сигнал ИНФ-А, поступающий на выход 16. Получив сигнал ИНФ-А и байт информации, канал ЭВМ, подключенный к полуадапте- ру 2, выдает сигнал ИНФ-К на вход 14, что приводит к сбросу сигнала ИНФ-А на выходе 15, сбросу каналом ЭВМ, подключенным к полуадаптеру 1, сигнала ИНФ-К на входе.13, сбросу дешифратором 10 полуадаптера 2 сигнала ИНФ-А на выходе 16 и сбросу ка5

0

5

налом ЭВМ, подключенным к полуадаптеру 2, сигнала ИНФ-К на входе 14. Далее цикл передачи байта информации повтор етс . Временна  диаграмма формировани  сигналов ИНФ-А дл  случа  задани  полуадаптеру 1 ко- мандь Записать, а полуадаптеру 2 - Считать, приведена- на фиг.4 При задании полуадаптеру 1 команды Считать, а полуадаптеру 2 - Записать работа адаптера происходит аналогичным образом.

Таким образом, устройство позвол ет повысить скорость обмена информации и вести обмен со скоростью более медленного канала. Кроме того в устройстве сокращен объем оборудовани , так как в нем исключены буферные регистры полуадаптеров.

Claims (1)

1. Формула изобретени 

   Адаптер канал-канал, содержандай два полуадаптера, каждый из которых содержит узел коммутации выходных сигналов, выход которого  вл етс  информационным выходом полуадаптера регистр адреса, регистр команд, дё- гауфратор команд, схему сравнени  адресов , регистр байта состо ни  и блок микропрограммного управлени , причем в каждом полуадаптере информационный вход регистра команд и первый информационный вход схемы сравнени  адресов соединены с информационным входом полуадаптера, управл ющие входы регистра команд и схемы сравнени  - соответственно с первым и вторым выходами блока микропрограммного управлени , второй информационный вход схемы сравнени  адресов подключен к выходу регистра адреса и первому информационному входу узла коммутации выходных сигналов , управл ющим входом соединённого с третьим выходом блока микропрограммного управлени , а вторым

   2592768

   информационным входом - через регистр байта.состо ни  с четвертым выходом блока микропрограммного управлени; , п тый выход которого  вл етс  управ- J л ющим вьрсодом полуадаптёра, а первый ,- второй и третий входы логических условий подключены соответственно к выходу схемы сравнени  адресов, управл ющеьгу входу полуадаптера и 10 выходу дешифратора команд, входом соединенного с первым выходом регистра команд, причем четвертый вход логических условий и шестой выход блока управлени  первого полуадаптера (3 соединены соответственно с шестым выходом и четвертым входом логических условий блока управлени  второго полуадаптера, отличающийс  тем, что, с целью повыше- 20 ни  быстродействи , в каждый полуадаптер введен дешифратор команды пр мого обмена, причем выходы дешифраторов команды пр мого обмена первого и второго полуадаптеров сое- 25 динены соответственно с управл ющими выходами первого и второго полу - адаптеров, первые входы - соответственно с вторыми выходами дешифраторов команд первого и второго полу- ,- адаптеров, вторые входы - соответственно с управл юпщми входами вто-. рого и первого полуадаптеров, третий и четвертый входы дешифратора команды пр мого обмена первого полуадаптера подключены соответственно к седьмьм выходам блока микропрограммного управлени  первого и второго полуадаптеров и к четвертому и третьему входам дешифратора команды пр мого обмена второго полуадаптера , третьи и четвертые информационные входы узлов коммутации выходных сигналов первого и второго полуадаптеров соединены соответственно с информационными входами второго и первого полуадаптеров и выходами регистров команд второго и первого полуадаптеров.

   5

   0

   5

   «

   16

   30

   13

   tS

   30

   IS

   Hnip-лг

   I ttMtjadanmta ИЛ1ЖИЛЙ7 записать)

   Пол11аЯаптср 2 ((ко/намЗо считать)

   Hen

   Редактор Н.Яцола

   Составитель В.Вертлиб

   Техред И.Попович Корректор Л.Пилипенко

   Заказ 5123/47 Тираж 671 .Подписное

   ВНИИПИ Государственного комитету СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое пре шри тне, г. Ужгород, ул. Проектна , 4