SU1594553A1 - Устройство дл сопр жени ЭВМ с внешним абонентом - Google Patents
Устройство дл сопр жени ЭВМ с внешним абонентом Download PDFInfo
- Publication number
- SU1594553A1 SU1594553A1 SU884498984A SU4498984A SU1594553A1 SU 1594553 A1 SU1594553 A1 SU 1594553A1 SU 884498984 A SU884498984 A SU 884498984A SU 4498984 A SU4498984 A SU 4498984A SU 1594553 A1 SU1594553 A1 SU 1594553A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- information
- signal
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени ЭВМ, имеющих магистральную организацию, например "электроника 60" с внешними устройствами. Целью изобретени вл етс повышение производительности ЭВМ за счет аппаратной организации обмена с внешним устройством. Устройство содержит блок микропрограммного управлени , коммутатор, два регистра данных, регистр управл ющих слов, счетчик слов, счетчик адреса, три дешифратора, шифратор, элемент сравнени , элемент задержки, семь триггеров, три элемента И, три элемента НЕ и элемент И-ИЛИ. 3 ил.
Description
i
(Л
С
Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени ЭВМ, имеющих магистральную организацию, например Электроника 60, с внешними устройствами .
Цель изобретени - повьшение производительности за счет аппаратной организации обмена с внешним абонентом .
На фиг.1 представлена структурна схема устройства; на фиг.2 - пример реализации блока микропрограммного управлени ; на фиг.З - пример графа-, алгоритма управлени .
Устройство содержит (фиг.1) элемент И 1, триггер 2, элемент НЕ 3, дешифратор 4, шифратор 5 адреса вектора прерьшани , коммутатор 6, триггеры 7, В и 9, элементы И 10 и 11, триггер 12, элементы НЕ 13 и 14, элемент 15 сравнени , дешифратор 16, счетчик 17 слов, регистр 18 управл ющего слова, регистр 19 данных, счетчик 20 адреса, дешифратор 21, блок 22 микропрограммного управлени , регистр 23 данных, триггер 24, элемент И-ИЛИ 25, триггер 26, элемент 27 задержки, шину 28 запроса прерьша- ни , шину 29 предоставлени прерывани , шину 30 запроса магистргши, шину 31 разрешени захвата магистрали, шину 32 подтверждени захвата м-агист- рали, шину 33 данных магистрали, шину 34 сигналов управлени магистрали , шину 35 сигнала выдачи информации , выходную шину 36 информации , шину 37 приема информащш, вход-, ную шину 38 информации.
СП
;О 4;;а
СП
У1
:о
31
Блок 22 микропрограммного управ
лени содержит (фиг.2) мультиплексор 39, посто нную пам ть 40, ре- , гистр 41, генератор 42 импульсов и имеет входы и выходы .
Мультиплексор 39 предназначен дл реализации условных переходов. Посто нна пам ть 40 служит дл хранени набора микрокоманд. Выходной регистр 41 предназначен дл устранени разброса времени выборки различных адресных разр дов пам ти 40. Генератор 42 импульсов формирует последовательность синхрозирующих сигналов .
Информационные входы мультиплексора 39 соединены с входами логического услови блока микропрограммного управлении,,т.е. с входами дл сигналов , по которым осуществл ютс переходы из одного состо ни в другое. Выход мультиплексора 39 подключен к младшему разр дному входу пам ти 40, на остальные адресные входы которого подаютс сигналы с вькодных регистров .
В каждом состо нии автомата, которому соответствует выбранна чейка пам ти, на адресный мпадщнй вход под ключаетс один из входов блока микропрограммного управлени . Выбор под-.: ключаемого входа производитс в поле формата микрокоманды.
Возможный формат микрокоманды представлен ниже:
I
АМХ
1
УПР
где АМК - поле адреса следующей микрокоманды;
АМХ - поле адреса подключаемого входа мультиплексора;
УПР - поле выходньпс сигналов устройства управлени .
Если на выбранном входе .присутствует входной сигнал (т.е. лог. Г) то автомат переходит в состо ние, в младшем адресном разр де которого присутствует единица. Если на- выбранном входе отсутствует входной сигнал (т.е. присутствует лог.О), то автомат переходит в состо ние, в младшем адресном разр де которого присутствует ноль. Например, пусть поле адреса пам ти представл ет комбинацию ООП, поле адреса входного мультиплексора 0101.
10
15
gn
20
25
35
Если на п том входе мультиплексог ра присутствует входной сигнал (т.е. лог.1), то переход осуществл етс , по адресу 00110. Аналогично реализуютс все остальные условные переходы .
Дл формировани выходных сигналов блока микропрограммного управлени используетс горизонтальное микропрограммирование, т.е. каждому разр ду пол выходных сигналов микрокоманды ставитс в соответствие определенный выходной сигнал блока микропрограммного управлени .
Устройство работает следующим образом.
В исходном состо нии триггеры 2, 7, 8, 9, 12, 24 и 26, регистры 18, 19, 23, счетчики 17 и 20 обнулены (средства установки в исходное состо ние не показаны).
Нулевой сигнал с выхода триггера 12 блокирует по вление сигнала на выходе элемента И 11.
На шину 38 устройства поступает слово, сопровождаемое сигналом синхронизации на шине 37. При наличии в слое маркера, свидетельствующего о принадлежности данного слова к служебным , на выходе дешифратора 4 по вл етс нулевой сигнал, запрещающий запись в регистр 19 и счетчик 20 и поступающий на вход элемента НЕ 3. В качестве маркера может быть использовано по вление определенной комбинации в слове данных либо по вление сигнала на- дополнительном разр де щины 38. С выхода дешифратора 4 нудд левой сигнал поступает на вход элемента НЕ 3, с выхода которого единичный разрешающий сигнал поступает на вход регистра 18. В результате по заднему фронту сигнала на шине 37, сви45 детельствующего о наличии на шине 38 слова данных, осуществл етс запись в регистр 18 управл ющего слова. Одновременно с выхода элемента НЕ 3. единичный сигнал поступает на нулевые
0 входы триггеров 2 и 9, подтвержда их нулевое состо ние., а также на вход элемента И 10 и вход разрешени сброса счетчика 17 слов. При поступлении по щине 37 единичного сигнала счетчик
5 17 слов подтверждает свое нулевое состо ние.
По заднему фронту сигнала на шине 37 устройства триггер 12 устанавливаетс в единичное состо ние, а счётчик
51594553
17 слов модифицирует свое состо ние. решающий единичный сигнал, поступающий на управл ющие входы регистра I9 и счетчика 20. Поскольку в этот момент времени на выходе дешифратора 16 присутствует сигнал разрешени записи в счетчик 20, то на обоих
Единичный сигнал с выхода триггера 12 поступает на вход элемента 27 задержки . Через интервал времени, определ емый с учетом времени срабатывани счетчика 17 слов, регистра 18 управт i л ющего слов и элемента 15 сравнени , на выходе элемента 27 эадержки вырауправл ющих входах счетчика 20 ока- зьгоаютс разрешающие сигналы и
батываетс разрешающий сигнал, посту- Q информаци с шины 38 устройства запипающий на вход элемента ИИ. Поскольку код на выходе счетчика 17 не равен коду пол количества слов- на соответствующем регистре 18 управл нш1его слова (передаваемые массивы кроме управл ющего слова содержат и информационные слова), на выходе элемента 15 сравнени формируетс нулевой сигнал, блокирующий . по вление сигналов на выходе элемента И 11 и поступающий, кроме того, на вход элемента НЕ 13. Единичный сигнал поступает на вход элемента И 10, разреша по вление сигналов на его выходе. Поскольку к этому моменту времени сигнал на щине 37 устройства отсутствует, на выходе элемента И 10 сигнал сформирован не будет. Управл ющее поле имеет следующий формат
сываетс в счетчик 20. По заднему фронту сигнала на шине 37 счетчик 17 модифицирует свое состо ние. Поскольку в поле количество слов
|с управл ющего слова, записанного в регистр 18, присутствует код, указывающий на передачу двух слов (начального адреса массива и управл ющего слова) после модификации
2С счетчика 17, комбинаци сигналов на выходе его станет равной комбинации сигналов на соответствующем выходе регистра 18, и на выходе элемента 15 сравнени будет сформирован еди25 ничный сигнал, свидетельствующий о совпадении и поступающий на вход элемента НЕ 13 и один из входов мента И 11. На выходе элемента НЕ 13 формируетс сигнал, блокирующий
30 по вление сигнала ошибки на выходе
элемента И 10. Поскольку после окон- . чани сигнала на щине 37 на выходе элемента НЕ 14 присутствует единичный сигнал, то после поступлени единичного сигнала с выхода элемента 15 сравнени на выходе элемента И 11 формируетс сигнал окончани , по переднему фронту которого устанавливаетс триггер 9 (окончани ) и триггер 2 (за вки прерывани ) и сбрасываетс счетчик 17 слов. С выхода триггера 9 сигнал поступает на входы коммутатора 6 и шифратора 5, с выхода которого сформированный в соответствии с сигналами на выходах триггеров В и 9 и дещифратора 16 код адреса вектора прерывани поступает на соответствующий вход коммутатора 6.
Код команды
Признаки п15иема/передачи
Сигналы признаков прием/передача поступают с выхода регистра 18 управл ющего слова на вход блока 22 микропрограммного управлени , определ выполн емую блоком 22 последовательность действий.
Код команды с выхода регистра 18 поступает на вход дешифратора 16. Возможны две команды Установить , адрес и Передать данные. Если на выходе регистра 18 управл ющего слова присутствует код команды Установить адрес, на выходе дешифратора 16 по вл етс сигнал, разрешающий запись в счетчик 20 адреса. На друго управл ющий вход счетчика 20 поступает блокирующий сигнал с выхода дешифратора 4. -В результате после по влени сигнала на шине 37 состо ние счетчика 20 не изменитс . Далее на шину 38 устройства поступает инфор- мацвонное слово, содержащее начальный адрес передаваемого массива и на выходе дешифратора 4 формируетс раз
управл ющих входах счетчика 20 ока- зьгоаютс разрешающие сигналы и
информаци с шины 38 устройства запи
сываетс в счетчик 20. По заднему фронту сигнала на шине 37 счетчик 17 модифицирует свое состо ние. Поскольку в поле количество слов
управл ющего слова, записанного в регистр 18, присутствует код, указывающий на передачу двух слов (начального адреса массива и управл ющего слова) после модификации
счетчика 17, комбинаци сигналов на выходе его станет равной комбинации сигналов на соответствующем выходе регистра 18, и на выходе элемента 15 сравнени будет сформирован единичный сигнал, свидетельствующий о совпадении и поступающий на вход элемента НЕ 13 и один из входов мента И 11. На выходе элемента НЕ 13 формируетс сигнал, блокирующий
по вление сигнала ошибки на выходе
элемента И 10. Поскольку после окон- чани сигнала на щине 37 на выходе элемента НЕ 14 присутствует единичный сигнал, то после поступлени единичного сигнала с выхода элемента 15 сравнени на выходе элемента И 11 формируетс сигнал окончани , по переднему фронту которого устанавливаетс триггер 9 (окончани ) и триггер 2 (за вки прерывани ) и сбрасываетс счетчик 17 слов. С выхода триггера 9 сигнал поступает на входы коммутатора 6 и шифратора 5, с выхода которого сформированный в соответствии с сигналами на выходах триггеров В и 9 и дещифратора 16 код адреса вектора прерывани поступает на соответствующий вход коммутатора 6.
С выхода триггера 2 (за вки прерьь-. вани ) единичный сигнал поступает на вход элемента И 1. При наличии разрешени прерывани , о чем свиде- теЛьствует установка триггера 7 в единичное состо ние, на выходе элемента И 1 формируетс единичный сигнал , поступающий на шину 28 ЗПР. Центральный процессор, получив сигнал ЗПР, формирует последовательность
обслуживани прорывани , во врем которой передаетс сигнал ПРР, посту- пающий по шине 29 устройства на вход блока 22 и нулевой вход триггера 2 (за вки прерывани ). Триггер 2 обнул - етс и сигнал ЗПР на шине 28 устрой- сива сбрасьшаетс . При необходимости центральный процессор считьюает состо ние триггеров 7-9 и состо ние вы- щ хода дешифратора 16. В этом случае из центрального процессора на шину 33 поступает адрес устройства, после чего по соответствующему разр ду шины 34 передаетс сигнал синнронизации г обмена, по вление которого свидетель- ствует о наличии на шине 33 адреса. При по влении на соответствующем выходе дешифратора 21 адреса сигнала,
8
На выходе триггера 24 формируетс сигнал запроса магистрали, поступающий на шину 30 устройства. После по влени на шине 31 сигнала разрешени захвата магистрали производитс сброс триггера 24 и установка триггера 26, с выхода которого на шину 32 устройства поступает сигнал подтверждени захвата магистрали. Одновременно с выхода триггера 26 сигнал подтверждени захвата поступает на вход блока 22, Блок 22 формирует сигнал, в соответствии с которым содержимое счетчика 20 адреса передаетс через коммутатор 6 на шину 33 устройства . Далее с выхода блока 22 по- ступает на соответствующий разр д шины 34 сигнал синхронизации актив„„ ,,„- ...., . -;. ,-, « rtcui синхронизации актив-
свидетельствующего об опознании адреса,,о «ого устройства. с ода ока
и после noPTVTTTTOUMcr ттЛ ««„по ошлидй илока
: и после поступлени по соответствую- : щему разр ду шины 34 сигнала ввода ; блок 22 вьфабатьшает сигнал, в соответствии с которым состо ние триггеров 7-9 и дешифратора 16 пере- даетс через коммутатор 6 на шину 33 в сопровождении сигнала, посту- : пающего из блока 22 на соответствз то- :щий разр д шины 34. После окончани цикла обмена сигнал с выхода блока 22, разрешающий передачу информации через коммутатор 6, сбрасываетс и информаци на шине 33 снимаетс .
Если на выходе регистра 18 управл ющего слова присутствует код команды .Передать данные, на выходе дешифратора 16 по вл етс сигнал, разрешающий запись в регистр 19 и модифйкацш) счетчика 20 адреса и запрещающий запись в счетчик 20 ал;ре- са. При поступлении последующего информационного слова по шине 38 устройства, о чем свидетельствует
25
30
35
40
22 на вход коммутатора 6 поступают сигналы, в соответствии с которыми запрещаетс передача информации с выходов счетчика 20 адреса через коммутатор 6 на шину 33 и разрешаетс передача на эту шину информации с выходов регистра 19 данных. На выходе блока 22 вьфабатьшаетс сигнал, определ ющий вьшод информации и поступаюший на соответствующий разр д шины 34 устройства. При поступлении по шине 34 устройства сигнала, свидетельствующего о приеме информации, блок 22 формирует последовательность окончани , в процессе вьшолнени которой сбрасьшаетс сигнал, разрешающий передачу информации с выхода регистра 19 данных через коммутатор 6 на шииу 33, и формируетс сигнал сброса триггера 26„ По заднему фронту сигнала с выхода триггера 26 модифицируетс счетчик 20 адреса. По заднему фронту сигнала на шине 37 осуществл етс модификаци счетчика 17 слов. Если по-
„ „ .ufin счетчика 1/ слов. rrn единичный сигнал на вьпсоде дешифрато- 45 лученное в данном массиве . ра ч, и по влении ригн п ппттп,-,г,,™. „„.
ра 4, и по влении сигнала, сопровождающего эту информацию, на шине 37 устройства осуществл етс запись информации в регистр 19. Одновременно с выхода дешифратора 4 и с шины 37 на входы элемента И-ИЛИ 25 поступают единичные разрешающие сигналы. Если на выходе регистра 18 управл ющего слова в поле признаков прием/передал лось конечным в данном массиве, то после модификации счетчика 17 слов на выходе элемента 15 сравнени форг мируетс единичный сигнал, Дальней- 5Q ша работа устройства осуществл етс аналогично описанному вьшге.
Если на выходе регистра управл ющего слова присутствует код команды Передать данные, на выходе дешифрача присутствует признак, свидетельет-тора 16 по вл етс сигнал запр щ 1 ВУЮЩ .Й о передаче информации из уст-.- щий запись в регистр Пан1« Г роиства, на выходе элемента И-ИЛИ 25--Данных и
формируетс сигнал, поступающий
на установочный вход триггера- 24.
счетчик 20 и разрешающий модификацию счетчика 20 адреса. Одновременно с выхода регистра 18 управл ющего ело
8
На выходе триггера 24 формируетс сигнал запроса магистрали, поступающий на шину 30 устройства. После по влени на шине 31 сигнала разрешени захвата магистрали производитс сброс триггера 24 и установка триггера 26, с выхода которого на шину 32 устройства поступает сигнал подтверждени захвата магистрали. Одновременно с выхода триггера 26 сигнал подтверждени захвата поступает на вход блока 22, Блок 22 формирует сигнал, в соответствии с которым содержимое счетчика 20 адреса передаетс через коммутатор 6 на шину 33 устройства . Далее с выхода блока 22 по- ступает на соответствующий разр д шины 34 сигнал синхронизации актив-; . ,-, « rtcui синхронизации актив-
«ого устройства. с ода ока
«ого устройства. с ода ока
по ошлидй илока
22 на вход коммутатора 6 поступают сигналы, в соответствии с которыми запрещаетс передача информации с выходов счетчика 20 адреса через комму, татор 6 на шину 33 и разрешаетс передача на эту шину информации с выходов регистра 19 данных. На выходе блока 22 вьфабатьшаетс сигнал, определ ющий вьшод информации и поступаюший на соответствующий разр д шины 34 устройства. При поступлении по шине 34 устройства сигнала, свидетельствующего о приеме информации, блок 22 формирует последовательность окончани , в процессе вьшолнени которой сбрасьшаетс сигнал, разрешающий передачу информации с выхода регистра 19 данных через коммутатор 6 на шииу 33, и формируетс сигнал сброса триггера 26„ По заднему фронту сигнала с выхода триггера 26 модифицируетс счетчик 20 адреса. По заднему фронту сигнала на шине 37 осуществл етс моификаци счетчика 17 слов. Если по-
.ufin счетчика 1/ слов. rrn ученное в данном массиве . „„.
.ufin счетчика 1/ слов. rrn 45 лученное в данном массиве . „„.
л лось конечным в данном массиве, то после модификации счетчика 17 слов на выходе элемента 15 сравнени форг мируетс единичный сигнал, Дальней- 5Q ша работа устройства осуществл етс аналогично описанному вьшге.
Если на выходе регистра управл ющего слова присутствует код команды Передать данные, на выходе дешифратора 16 по вл етс сигнал запр щ 1 щий запись в регистр Пан1« Г --Данных и
счетчик 20 и разрешающий модификацию счетчика 20 адреса. Одновременно с выхода регистра 18 управл ющего ело10
15
ва сигнал, свидетельствующий о приеме информации в устройство, nocTSTia- ет на вход элемента И-ИЛИ 25, подключа шину 37 к установочному входу триггера 24. Поскольку на пшне 38 устройства отсутствует информаци (нет передачи данных по этой шине), на выходе элемента НЕ 3 присутствует нулевой сигнал, блокирующий запись в регистр 18 управл ющего слова. При по влении на шине 37 устройства сигнала на выходе элемента И-ИЛИ 25 формируетс сигнал установки триггера 24. С выхода триггера 24 на шину 30 поступает сигнал запроса магистрали. После поступлени по шине 31 сигнала разрешени захвата магистрали осуществл етс сброс триггера 24 и установ- ка триггера 26. С выхода триггера 26 .20 сигнал подтверждени захвата магистрали поступает на шину 32 устройства и соответствующий вход блока 22 о Блок 22 формирует сигнал, подключающий выходы счетчика 20 через коммутатор 25 6 к шине 33 устройства. Далее блок 22 формирует сигнал синхронизации активного устройства и сигнал запроса информации , поступающий на соответствующий разр д шины 34. Одновременно с вы-30 хода блока 22 снимаетс сигнал, разрешающий передачу информации с выхода счетчика 20 через коммутатор 6 на : шину 33. При по влении на шине 33 устройства в сопровождении соответст- 35 вующего сигнала на шине 34 устройства информации она поступает на вход регистра 23. Блок 22 формирует сигнал разрешени , поступающий на вход регистра 23, и вырабатьтает сигнал записи в регистр 23. Затем блок 22 заканчивает вьтолнение последовательности обмена, в процессе которой формирует на выходе 51 сигнал сброса триггера 26. По заднему фронту сигнала с выхода триггера 26 осуществл етс модификаци счетчика 20 адреса. С выхода регистра 23 данные поступают на шину 36 устройства. Далее блок 22 формирует сигнал, сопровождающий информацию на шине 36 устройства и поступающий на шину,35 устройства. Внешнее устройство- ,- .получив сигнал по шине 35 устройствау снимает сигнал с шины 37 устройства, По заднему фронту сиг- нала на шине 37 устройства модифицируетс счетчик 17 слов. С выхода счетчика 17 слов информаци поступа45
5Q 2«
40
10
15
. 20 25 30 35
ет на вход элемента 15 сравнени , на другой вход которого поступает . код количества чисел с выхода регистра 18 управл ющего слова Дальнейша работа устройства осуществл етс аналогично описанному.
Если при поступлении по шине 38 устройства управл ющего слова, о чем свидетельствует единичный сигнал на выходе элемента НЕ 3, поступающий на входы сброса триггеров 2 и 9, вход элемента И 10 и вход разрешени сброса счетчика 17, код на выходе счетчика 17 слов оказываетс не равным коду пол количества слов -на соответствующем выходе регистра 1 В управл ющего слова, о чем свидетельствует единичный сигнал на выходе элемента НЕ 13, то после поступлени сигнала по шине 37 устройства на выходе элемента И 10 формируетс сигнал ошибки формата, в соответствии с которым устанавливаютс триггеры 2 и 8. Кроме того, при наличии единичного сигнала на шине 37 устройства и наличии сигнала разрешени на выходе элемента НЕ 3 осуществл етс сброс снет5- чика 17 слов.
Дальнейша работа устройства осуществл етс аналогично описанному.
При необходимости изменени состо ни триггера 7 на шине 33 устройства устанавливаетс адрес триггера 7. В результате на выходе дешифратора 21 по вл етс разрешающий сигнал, поступающий на управл ющий вход триггера 7. Далее, на соответствующем разр да шины 33 по вл етс сигнал, соответствующий новому состо нию триггера 7, который записываетс по сигналу с выхода блока 22. При сброшенном триггере 7 нулевой сигнал с его выхода блокирует по вление сигна- 45 ла на шине 28 устройства.
Форм ула изобретени
Устройство дл сопр жени ЭВМ с 5Q внешним абонентом, содержащее блок микропрограммного управлени , семь триггеров, два регистра данных, первый дешифратор, три элемента И, три элемента НЕ, причем выходы первого и « второго триггеров вл ютс выходами захвата магистрали и подтверждени захвата магистрали устройства, нулевой вход первого триггера соединен с единичным входом .второго триггера
40
и вл етс входом разрешени захвата магистрали от ЭВМ устройства, первый нулевой вход третьего триггера соединен с первьм входом логического услови блока микропрограммного управлени и вл етс входом предоставлени прерьюани от ЭВМ устройства, выход первого элемента И вл етс вы |ходом запроса прерьгоани ЭВМ устрой- |ства, информационный вход первого де- :шифратора вл етс входом адреса из |ЭВМ устройства, информационный выход :первого регистра данных и первый вы|ход блока микропрограммного управле-л :ни вл ютс выходами данных и син:х-, |ронизации к внешнему абоненту устрой- |ства, при этом выход первого депшфра;тора соединен с разрешающим входом :четвертого триггера, с первым разре- |шаюш;им входом первого регистра данных |И с вторым входом логического услови |блока микропрограммного управлени , |втарой выход которого соедииен с вто- :рым разрешающим входом первого регист ра данных, синхровход которого соеди- :нен с синхровходом четвертого тригге- jpa и с третьим выходом блока микропрограммного управлени , третий вход- логического услови которого соединен ;С выходом четвертого триггера и с первым входом первого элемента И, второй вход которого соединен с выходом третьего триггера, отличающеес тем, что,. с целью повьшхени производительности за счет аппаратной организации обмена с внешним абонентом, в него введены ком1чу- татор, шифратор адреса вектора прерывани , два дешифратора, элемент задержки, элемент сравнени , элемент И-йЛИ, счетчик слов, счетчик адреса, регистр управл ющего слова, причем информационный выход коммутатора вл етс выходом данных к ЭВМ устрой- ства, группа входов-выходов блока
микропрограммного управлени образует группу входов-выходов команд из ЭВМ устройства, синхровход регистра управл ющего слова соединен с установочным входом и синхровходом счетчика слов, с синхровходом второго регистра данных, с четвертым входом логического услови блока микропрограммного управлени , с первым и вторым входами элемента И-ШШ, со счетным входом п того триггера, с входом первого элемента НЕ, с первым входом второго элемента И и вл етс входом синхронизации от внешнего абонента устройства, информационный вход регистра управл ющего слова соединен с информационными входами второго регистра данных, счетчика адреса, второго дешифратора и вл етс входом данных от внешних абонента устройства, информационный вход первого регистра данных соединен с информационным входом четвертого триггера и вл етс входом данных от ЭВМ устройства, при этом выход второго триггера соединен с п тым входом логического услови блока микропрограммного управлени и с синхровходом счетчика адреса, выход которого соединен с первым информационным входом коммутатора, первый, второй, третий и четвертый управл ющие входы которого соединены с группой выходов блока микропрограммного управлени , шестой вход логического услови которого соединен с выходом шестого триггера с вторым информационным входом коммутатора и с вым информационным входом шифратора адреса вектора прерьшани , выход которого соединен с третьим информа- ционным входом коммутатора, четвертый информационный вход которого соединен с седьмым входом логического услови блока микропрограммного управлени , с выходом седьмого триггера и с вторым информационным входом шифратора адреса вектора прерывани , третий информационный вход которого соединен с п тым информационным входом коммутатора, с первыми разрешающими входами второго регистра данных и счетчика адреса и с выходом третьего дешифратора, информационный вход которого соединен с первым выходом регистра управл ющего слова, второй выход которого соединен с восьмым входом логического услови блока микропрограммного управлени , с третьим и четвертым входами элемента И-ИЛИ, выход которого соединен с синхровходом первого триггера , четвертый выход блока микропрограммного управлени соединен с нулевым входом второго триггера, выход четвертого триггера соединен с шестым информационным входом коммутатора , седьмой информационный вход которого соединен с информацион ньм выходом второго регистра данныхj второй разрешающий вход которого
соединен с вторым разрешающим входом счетчика адреса, с п тым входом эле- меита И-ИЛИ, с выходом второго дешифратора и с входом второго эпемёнт НЕ, выход которого соединен с вторым нулевым входом третьего триггера, с нулевым входом седьмого триггера, с вторым входом второго элемента И, с разрешакицими входами счетчика слов и регистра управл ющего слова, выход счетчика слов и третий выход регистра управл ющего слова соответственно соединены с первым и вторым информационными входами -элемента сравнени , выход которого соединен
28
с первым входом третьего элемента И и с входом третьего элемента НЕ, выход которого соединен с третьим дом второго элемента И, выход которого соединен с единичным входом шестого триггера и с первым единичным входом третьего триггера, второй единичный вход которого соединен с единичным входом седьмого триггера и с выходом третьего элемента И, второй и третий входы которого соединены соответственно с выходом первого элемента НЕ и с выходом элемента задержки , вход которого соединен с выходом п того триггера.
30 51 22 ЗЭ
f ppВьгЛпаА
Выдача6A.5
/ QBMr Со8п.о, PC.
пъ оча ± Выдача СЧ.20
г
ЗпРггЗ
muf
J SpocTz2
OEM.,
«у /
Разреш.ЗпР&гз %}L
I 8 ОВМ, С$/)к7г2б
Фиг.З
Тг7
J SpocTz26
Данные
Выдача., донных
Claims (1)
- Форм'ула изобретения :Устройство для сопряжения ЭВМ с внешним абонентом, содержащее блок микропрограммного управления, семь триггеров, два регистра данных, первый дешифратор, три элемента И, три элемента НЕ, причем выходы первого и второго триггеров являются выходами захвата магистрали и подтверждения захвата магистрали устройства, нулевой вход первого триггера соединен с единичным входом второго триггера и является входом разрешения захвата магистрали от ЭВМ устройства, первый нулевой вход третьего триггера соединен с первым входом логического условия блока микропрограммного управления и является входом предоставления прерывания от ЭВМ устройства, выход первого элемента И является выходом запроса прерывания ЭВМ устрой- ю ства, информационный вход первого дешифратора является входом адреса из ЭВМ устройства, информационный выход первого регистра данных и первый выход блока микропрограммного управле-? 15 ния являются выходами данных и синх-.· ронизации к внешнему абоненту устройства, при этом выход первого дешифра-; тора соединен с разрешающим входом четвертого триггера, с первым разре- 20 шающим входом первого регистра данных и с вторым входом логического условия блока микропрограммного управления, •второй выход которого соединен с вторым разрешающим входом первого регист--5 ра данных, синхровход которого соединен с синхровходом четвертого триггера и с третьим выходом блока микропрограммного управления, третий вход; логического условия которого соединен 30 с выходом четвертого триггера и с первым входом первого элемента И, второй вход которого соединен с выходом третьего триггера, отличающееся тем, что,.с целью 35 повышения производительности за счет аппаратной организации обмена с внешним абонентом, в него введены коммутатор, шифратор адреса вектора прерывания, два дешифратора, элемент 40 задержки, элемент сравнения, элемент И-ИЛИ, счетчик слов, счетчик адреса, регистр управляющего слова, причем информационный выход коммутатора является выходом данных к ЭВМ устрой- 45 ства, группа входов-выходов блока микропрограммного управления образует группу входов-выходов команд из ЭВМ устройства, синхровход регистра управляющего слова соединен 50 с установочным входом и синхровходом счетчика слов, с синхровходом второго регистра данных, с четвертым входом логического условия блока микропрограммного управления, с первым и 55 вторым входами элемента И-ИЛИ, со счетным входом пятого триггера, с входом первого элемента НЕ, с первым входом второго элемента И и является входом синхронизации от внешнего абонента устройства, информационный вход регистра управляющего слова соединен с информационными входами второго регистра данных, счетчика адреса, второго дешифратора и является входом данных от внешних абонента устройства, информационный вход первого регистра данных соединен с информационным входом четвертого триггера и является входом данных от ЭВМ устройства, при этом выход второго триггера соединен с пятым входом логического условия блока микропрограммного управления и с синхровходом счетчика адреса, выход которого соединен с первым информационным входом коммутатора, первый, второй, третий и четвертый управляю-; щие входы которого соединены с группой выходов блока микропрограммного управления, шестой вход логического условия которого соединен с выходом шестого триггера^ с вторым информационным входом коммутатора и с пер— вым информационным входом шифратора адреса вектора прерывания, выход которого соединен с третьим информа- г;·; ционным входом коммутатора, четвер- ι, тый информационный вход которого соединен с седьмым входом логического условия блока микропрограммного управления, с выходом седьмого триггера и с вторым информационным входом шифратора адреса вектора прерывания, третий информационный вход которого соединен с пятым информационным входом коммутатора, с первыми разрешающими входами второго регистра данных и счетчика адреса и с выходом третьего дешифратора, информационный вход которого соединен с первым выходом регистра управляющего слова, второй выход которого соединен с восьмым входом логического условия блока микропрограммного управления, с. третьим и четвертым входами элемента И-ИЛИ, выход которого соединен с синхровходом первого триггера, четвертый выход блока микропрограммного управления соединен с нулевым входом второго триггера, выход четвертого триггера соединен с шестым информационным входом коммутатора, седьмой информационный вход которого соединен с информационньм выходом второго регистра данных/ второй разрешающий вход которого соединен с вторым разрешающим входом счетчика адреса, с пятым входом элемента И-ИЛИ, с выходом второго дешифратора и с входом второго элемента НЕ, выход которого соединен с вторым нулевым входом третьего триггера, с нулевым входом седьмого триггера, с вторым входом второго элемента И, с разрешающими входами счетчика слов и регистра управляющего слова, выход счетчика слов и третий выход регистра управляющего слова соответственно соединены с первым и вторым информационными входами -элемента сравнения, выход которого соединен из45 47 ЧЭФиг.1 <30 37 32 ин3)8 «г таФиг.2 с первым входом третьего элемента И и с входом третьего элемента НЕ, выход которого соединен с третьим входом второго элемента И, выход кото5 рого соединен с единичным входом шестого триггера и с первым единичным входом третьего триггера, второй единичный вход которого соединен с единичным входом седьмого триггера и с выходом третьего элемента й, второй и третий входы которого соединены соответственно с выходом первого элемента НЕ и с выходом элемента задержки, вход которого соединен с выходом пятого триггера.ЗпЪ7 Ы зпъгзВыдача рс ВыдачаРС ОГВЗУЫркъгб &ЧТ '•т обм^У 3%^ ьрж лчтУр* ь&1л,мз ае»_ α,,χηίΒ ^—<У1 ДонныеФиг.ЗВыдача,.Данных
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884498984A SU1594553A1 (ru) | 1988-10-27 | 1988-10-27 | Устройство дл сопр жени ЭВМ с внешним абонентом |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884498984A SU1594553A1 (ru) | 1988-10-27 | 1988-10-27 | Устройство дл сопр жени ЭВМ с внешним абонентом |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1594553A1 true SU1594553A1 (ru) | 1990-09-23 |
Family
ID=21406270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884498984A SU1594553A1 (ru) | 1988-10-27 | 1988-10-27 | Устройство дл сопр жени ЭВМ с внешним абонентом |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1594553A1 (ru) |
-
1988
- 1988-10-27 SU SU884498984A patent/SU1594553A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 849190, кл. G 06 F 13/00, 198К Авторское свидетельство СССР № 1211744, кл. G 06 Е 13/34, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4577273A (en) | Multiple microcomputer system for digital computers | |
US4942515A (en) | Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame | |
SU1594553A1 (ru) | Устройство дл сопр жени ЭВМ с внешним абонентом | |
KR850000727B1 (ko) | 디지탈 데이타 전송장치 | |
US5349621A (en) | Method and circuit arrangement for transmitting data blocks through a bus system | |
RU2018942C1 (ru) | Устройство для сопряжения абонентов с цвм | |
SU1182534A1 (ru) | Устройство для сопряжения процессора с внешними абонентами | |
SU1259276A1 (ru) | Адаптер канал-канал | |
SU1522217A1 (ru) | Устройство дл сопр жени К процессоров с группой абонентов | |
SU1679498A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU1252788A1 (ru) | Устройство дл сопр жени источников и приемников с магистралью | |
SU1411765A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с общей магистралью | |
RU2055392C1 (ru) | Устройство последовательно-параллельного обмена | |
SU1392571A1 (ru) | Устройство дл сопр жени вычислительной машины с телеграфными каналами св зи | |
SU1368883A1 (ru) | Устройство дл сопр жени вычислительных машин в многопроцессорной вычислительной системе | |
RU2084950C1 (ru) | Устройство для модификации адреса в цифровой сети | |
SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
SU1026138A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с накопителем на магнитной ленте | |
SU1177817A1 (ru) | Устройство для отладки программ | |
SU1151976A1 (ru) | Устройство дл управлени обменом | |
SU1001070A1 (ru) | Система дл обмена данными между информационными процессорами | |
SU1608677A2 (ru) | Адаптер канал - канал | |
SU1667089A1 (ru) | Устройство дл сопр жени вычислительных машин | |
SU1144114A1 (ru) | Адаптер канал-канал | |
SU1667084A1 (ru) | Система ввода-вывода дл микропрограммируемой ЭВМ |