SU1151976A1 - Устройство дл управлени обменом - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБМЕНОМ, содержащее первый двунаправленный коммутатор, буферный регистр, регистр состо ни , счетчик информации и счетчик первого адреса, установочные входы и информационные выходы которого соединены с первой группой информационных входов и выходов устройства , перва  группа информационных входов-выходов первого двунаправленного коммутатора, информационные входы и выходы регистра состо ни , установочный вход и первый информационный выход счетчика информации соединены с первс группой информадаонкых входов-выходов устройства, втора  группа информационных входов-выходов первого двунаправленного коммутатору соединена с первой группой выходов-входов буферного регистра, отличающеес  тем, что, с цепью повышени  быстродействи , в устройство введены счетчик второго адреса, генератор одиночных импульсов, второй двунаправленный ko &iyTaTop , дешифратор выборки и блок упрёвленн  причём блок управлени  содержит первый и второй узлы приема - передачи, регистр признаков, дешифраторы адреса и направлени  обмена, фо1 1йроаатели записи и чтени , узел элементов И, узел элементов Й-ИЛИ, причем кодовый вход де{1шфраторд выборки соединен с первым кодовым выходом регистра СОСТОЯНИЯ} стробирунщий вход дешифратора выборки соединен с первым выходом узла элементов tf блока управлени , а второй и третий кодовые выходы регистра состо ни  соединены соответственно с кодовыми входами генератора одиночных :импульсов, девтфратора1 направлени  обмена, регистра признаков , с перВ1Д4И входами узла элементов И и узла элементов И-И1И блока управлени , первый и второй выходы дешифратора направлени  обмена блока управлени  соединены соответственно с управл ющими входами первого и второго двунаправленных коммутаторов , втора  группа входов-)ВЬ ходов буферного регистра соединена с первой группой выходов-входов второго сл двунаправленного коммутатора, втора  группа входов-выходов которого соединена с второй информационной грзшпой ф входов-выходов устройства, а первый, 4 второй, третий, четвертый и п тый выходы узла элементов И-ИЛИ блоха управлени  соединены соотве-тственно со стробирутцимй входамисчетчика информации, счетчиков первого и второго адресов, регистра состо ни , с управл неднм входом буфераого регистра , второй шосод узла элементов И,блока управлени  соединен с входом пуска генератора одиночных импульсов, первый и второй выходы которого соединены соответственно со счетными входами счетчиков

Description

первого и второго адресов, а третий и четвертый выходы узла элементов И блока управлени .соединены соответственно со счетнь1м входом счетчика информации и с первым кодовым входом регистра состо ни , второй кодовый вход которого соединен с первым выходом регистра признаков блока управлени , третий и четвертый-кодовые входы регистра состо ни  соединены соответственно с первыми выходами первого и второго узлов приема передачи блока управлени , второй информационный выход счетчика информации соединен с вторым входом узла элементов И блока управлени , группы входов-выходов синхронизации первого и второго узлов приема - передачи блока управлени  соединены соответственно с первой и второй г)руппами входов-выходов синхронизации устройства , индивидуалbHtiie выходы выбора буферной пам ти которого соединены с выходами дешифратора выборки, установочные входы второго счетчика адреса соединены с первой грзтпой информационных входов устройства, а информационные выходы второго счетчика адреса - с первой и второй группами информационных выходов устройства, адресные входы которых соединены с первой группой входов дешифратора адресов блока управлени , выходы которого соединены с адресными вхо- дами регистра признаков блока управ-лени , а в блоке управлени  группа выходов признаков первого узла приема - передачи соединена с второй группой входов дешифратора адресов и группой установочных входов регистра признаков, группа выходов признаков которого соединена с группой режимных входов первого узла приема передачи, выход тактировани  которо соединен с третьим входом узла элементов И, п тый, шестой и седьмой выходы которого соединены соответственно с входами тактировани  первого и второго узлов приема - передачи и- с управл юпщм входом дешифратора направлени  обмена, перва  и втора  группы выходов которого соединены с группами входов переключени  первого и второго узлов приема - передачи , группа выходов признаков второго узла приема - передачи соединена с первой группой входов узла элементов И, второй и третий выходы регистра признаков соединены соответственно с входом признака депИфратора направлени  обмена и с четвертым входом узла элементов И, а группа выходов сигналов идентификации записи-чтени  регистра призна ков соединена с группой входов узла элементов И-ИЛИ, восьмой и дев тый выходы узла элементов И соединены соответственно с входами формирователей чтени  и записи, первые и вторые выходы которых соединены соответственно с п тым и шестым входами узла элементов И и с вторым и третьим входами узла элементов ИИЛИ .

Изобретение относитс  к вычислительной технике и может быть использовано дл  управлени  обменом информацией между элементами вычислительной системы, мину  центральный процессор .

Цель изобретени  - повыщение быстродействи  устройства.

На фиг. 1 представлена структурна  схема устройства дл  управлени  обменом; на фиг. 2 - функциональна  схема блока управлени .

Устройство дл  управлени  обменом содержит двунаправленные коммутато .ры 1 и 2, счетчик 3 информации, счетчик 4 первого адреса, счетчик 5 второго адреса, буферный регистр 6, регистр 7 состо ни , блок 8 управлени , генератор 9 одиночных импульсов, дешифратор 10 выборки.

Кроме того, устройство содержит йервый 11 второй 12 и третий 13 кодовые входы регистра состо ни , первый 14, второй 15, третий 16, четвертый 17 и стробирующий 18 входы регистра состо ни , стробирующ й 19 и счетный 20 входы счетчика информации , первый 21 и второй 22 информационные выходы счетчика информации, стробирующий 23 и счетный 24 входы счетчика первого адреса, управл ющие входы первого 25, второго 26 двуна:правленных коммутаторов и буферного регистра 27, кодовый 28 и стробирующий 29 входы дешифратора выборки, выходы 30 дешифратора выборки, индивидуальные выходы 31 устройства выбо ра буферной пам ти, кодовый вход,32 и вход 33 пуска генератора одиночных импульсов, первый 34 и второй 35 выходы генератора одиночных импульсо счетный 36, стробирующий 37 и устано вочные 38 входы счетчика второго . адреса,информациоиные выходы39 счетчика второго адреса, первый 40, второй 41 и третий 42 входы блока уп равлени , перва  43 и втора  44 груп пы входов-выходов блока управлени , первый 45, второй 46, третий 47, четвертый 48, п тый 49, шестой 50, седьмой 51, восьмой 52, дев тый 53, дес тый 54, одиннадцатый 55, двенадцатый 56, тринадцатый 57 к четырнадцатый 58 выходы блока управлени . Блок 8 управлени  содержит neipвый 59 и второй 60 узлы приема - передачи , дешифраторы адреса 61 и направлени  62 обмена, регистр 63 признаков , формирователи чтени  64 и записи 65, узлы элементов И-ИЛИ 66 и элементов И 67. Позици ми на фиг. 2 обозначены группа выходов 68 признаков и выход 69 тактирова ни  первого узла при ема - передачи, группа режимных входов 70, вход.71 тактировани  и группа входов 72 переключени  первого уз ла приема - передачи, адресные входы 73 и группа установочных рхо-. дов 74 регистра признаков, группа выходов 75 признаков, второй выход 76 группа выходов 77 сигйалов идентификации записи-чтени  и третий выход 78 регистра признаков, втора  группа входов 79 дешифратора адреса, п тый 80, шестой 81, седьмой 82, восьмой 83 и дев тый 84 выходы узла элементов И, перва  группа входов 85 третий 86, четвертый 87, п тый 88 и шестой 89 входы узла элементов И, группа входов 90 переключени  и вход 91 тактировани  второго узла приема - передачи, группа выходов 92 признаков второго узла приема - передачи , первый 93 и второй 94 выходы формировател  чтени , первый 95 и второй 96 выходы формировател  записи, группа входов 97, второй 98 и третий 99 входы узла элементов И-ИЛИ, вход 100 признака и управл юпщй вход 101 дешифратора направлени  обмена, перва  102 и втора  103 группы.выходов дешифратора направлени  обмена. На фиг. 1 и 2 позици ми обозначены первый вход 40 блока управлени  кодовый вход 0, дешифратора направлени  обмена, кодовый вход 40„ регистра признаков, первый вход 40 узла элементов И, первый вход 40 узла элементов И-ИЛИ, второй вход 41 блока управлени  - второй вход узла элементов И, третий вход 42 блока управлени  - перва  группа входов дешифратора адреса, перва  группа входов - выходов 43 блока управлени  - группа, входов-выходов синхронизации первого узла приема - передачи , втора  группа входов - выходов 44 блока управлени  - группа входов-выходов второго узла приема передачи , первый выход 45 блока управлени  - первый выход дешифратора направлени  обмена, второй выход 46 блока управлени  - второй выход дешифратора направлени  обмена, третий выход 47 блока управлени  первый выход узла элементов И, четвертый выход 48 блока управлени  - второй выход узла элементов И, п тый выход 49 блока управлени  третий выход узла элементов И, шее-. той выход 50 блока управлени  - четвертый выход узла элементов И, седьмой выход 51 блока управлени  - первый выход узла элементов И-ИЛИ, восьмой выход 52 блока управлени  - второй выход узла элементов И-ИЛИ, дев тый выход 53 блока управлени  третий выход узла элементов И-ИЛИ, дес тый выход 54 блока управлени  четвертый выход узла элементов И-ИЛИ, одиннадцатый выход 55 блока управлени  - п тый вьпсод узла элементов ИИЛИ , двенадцатый выход 56 блока управлени  - первый выход регистра признаков, тринадцатый выход 57 блока управлени  - первый выход первого узла приема - передачи, четырнадцатый выход 58 блока управлени  - первый выход второго узла приема - пере дачи. Коммутаторы 1 и 2 (фиг. 1) обеспе чивают обмен информацией между буфер ным регистром и магистрал ми, подсое диненными к устройству. Счетчик 3 информации определ ет длину пересылаемого массива, счетчики 4 и 5 адресов обеспечивают адресное обращени устройства на магистрал х. Регистр 7 состо ни  принимает управл ющее слово при записи исходной инструкции и обеспечивает хранение текущей информации о работе устройст на. Блок 8 управлени  обеспечивает необходимый алгоритм обмена дл  взаи модействи  устройства с магистрал ми Генератор 9 одиночных импульсов обеспечивает индексную модификацию содержимого счетчиков 4 и 5 адресов по сигналам блока управлени . Дешифратор to выборки определ ет номер выбранного блока буферной пам ти. Узлы 59 и 60 (фуг. 2) приема - пере дачи под управлением девшфратора 62

О разр д

it

1 .

2 .

3

t(

4 5 6 7 8

. . . ii

9 10

11 12

13 14 15

Ввод - вывод информации со стороны информационных входов - выходов устройства осуществл етс  в соответствии с ОСТ 11.305.903-80.

Основные этапы работы устройства можно представить следующим образом: установочный этап, в котором производитс  приём устройством необходимых

Код выбора буферной пам ти

Код направлени  передачи информ Код модификации счетчиков адрес Начало работы

Конец работы

Нет разреше

ни  захвата

магистрали

Зависание при

чтении

Зависание при

записи

1 храОшибка

нени 

2 храОшибка

нени 

Резерв

инструкций дл  самосто тельной работы; этап организации режима пр мого доступа; этап организации режима пословного чтени  и записи информации через буферный регистр; прекращение режима пр мого доступа.

Устройство работает следующим образом. направлени  обмена осуществл ют синхронизацию между магистрал ми и дешифраторами 61 адреса, регистром 63 признаков, узлом 67 элементов И. Дешифратор 61 адреса обеспечивает адресное обращение к регистрам и счетчикам устройства. Регистр 63 признаков осуществл ет захват магистрали через первый узел приема - передачи и управление регистрами и счетчиками устройства. Узел 67 элементов И передает в регистр 7 состо ни  кодовые сигналы о текущей работе составных частей устройства и обеспечивает коммутацию входных и выходных сигналов формирователей 64 и 65 в режиме чтени  и записи. Формирователи 64 и 65 вырабатывают сигналы синхронизации и управлени  регистрами и счетчиками устройства в режиме чтени  и записи. Череа узел элементов И-ИЛИ 66 осуществл етс  управление регистрами и счетчиками устройства от регистра 63 приэ(наков и формирователей 64 и 65. Структура регистра 7 состо ни .

Дл  обеспечени  передачи информации в устройство вводитс  исходна  информаци  - в счетчик 3 информации длина пересыпаемого массива, в счетчик 4 первого адреса начальный адрес абонента со стороны первой Труппы информационных входов - выходов устройства , в счетчик 5 второго адреса начальный адрес абонента со стороны второй группы информационных входов - выходов устройства, в регистр 7 состо ни  управл ющее слово. Информаци - в регистр 7 должна заноситьс  в последнюю очередь. После занесени  управл ющего слова в регистр 7 по совпадению сигнала начала работы (8 разр д регистра 7) с соответствующей фазой сигнала на установочном входе 0 регистре 63 признаков формируетс  сигнал запроса магистрали, который транслируетс  из регистра 63 через узел 59 На выходы-входы 43; сигнал разрешени  захвата магистрали со входов-выходов 43 уз,лом 59 передаетс  в регистр признаков , .где и запоминаетс . Захватив магистраль регистр 63 формирует на выходе 78 сигнал начального пуска , который через узел 67 элементов И запускает формирователь 64 чтени . С выхода 93 формировател  чтени  сигналы тактировани  через узел 67 в зависимости от кода направлени  обмена (вход 40.}) транслируютс  абоненту либо через узел 59, либо через узел 60. Узлы 59 и 60 подготавливаютс  дл  приема или передачи , под управлением сигнала на входе ЮГ в зависимости от кода направлени  обмена (вход 40 р; Ответные сигналы от абонента аналогичным образом транслируютс  на вход формировател  64 через узел 67. Второй выход 94 формировател  чтени  используетс  дл  передачи через узел 66 сигналов к буферному регистру 6 и счетчикам 3, 4 и 5 в зависимости от кода направлени  обмена (вход 40). В конце чтени  слова формирователь 64 через узел 67 запускает формирователь 65 записи, который на выходе-95 вырабатывает сигналы тактировани  дл  второго абонента. Эти сигналы (как и сигналы с выхода 93 формировател  64) через узел 67 направл ютс  второму абоненту через выбранный узел приема - передачи, а ответные сигналы от второго абонента аналогично транслируютс  на вход формировател  65 записи.. На выходе 96 вырабатываютс  сигналы, которые в узле 67, в зависимости от кода направлени  обмена (вход 40,), передаютс  к соответствующему регистру или счетчику устройства.

После чтени  слова от первого абонента и записи его в буферном регистре 6 формирователь 64 модифицирует через узел 67 содержимое счетчика 3 информации и соответствующего счетчика адреса. Счетчик информации производит счет на уменьшение. Поэтому после передачи последнего слова массива в счетчике 3 информации содержимое равно нулю при подаче импульса на его счетный вход, на выходе 22 вырабатьгоаетс  сигнал окончани  обмена, который поступает на вход 41 узла 67 элементов И и заблокирует возобновление чтени  и модификацию счетчика адреса второго абонента. Сигнал окончани  обмена с выхода 80 узла 67 поступает в узел 59 и оттуда через один из выходов 43 передаетс  в магистраль как сигнал прерывани  и, кроме того, с выхода 68 поступает в регистр 63 признаков, где устанавливает в исходное состо ние разр ды, обеспечивающие захват магистрали. Поступивший в регистр 63 сигнал окончани  обмена через выход 56 передаетс  в регистр 7 состо ни , где запоминаетс  в дев том разр де. Если при чтении формирователь 64 не получает в течение определенного времени ответных сигналов от абонента, то он прекращает чтение и формирует свой признак окончани : обмена, который с выхода 93 поступает в узел 67, где производит аналогичные действи  что и сигнал окончани  обмена . С входа 40 через первый узел 59 приема-передачи передаетс  сигнал прерывани  и устанавливаютс  в исходное состо ние разр ды регистра признаков, обеспечивающие захват магистрали, и вырабатываетс  сигнал с выхода 56 в регистр состо ни . Признак окончани .обмена, поступивший из формировател  64, кроме того, фиксируетс  в 11-м разр де регистра 7 состо ни  сигналом на выходе 50 узла 67. Аналогичньй признак окончани  обмена в случае неполучени  ответных сигналов от абонента вырабатывает формирователь 65 записи.

Этот признак фиксируетс  в 12-м разр де регистра состо ни  сигналом на выходе 49 узла 67 элементов И. Сигналы на выходах 57 и 58 узлов 59 и 60 вырабатываютс  в том случае, когда от соответствун цего абонента в режиме чтени  приходит на один из входов 43 или 44 сигнал Ошибка хранени . В этом случае также происходит вьфаботка в узле 67 сигнала окончани  обмена с установкой в исходное состо ние разр дов регистра признаков, обеспечивающих захват магистрали. Сигналы, поступивМ

ili

№

11

f3

25

58

54

57

Щ

V3

«2

45 55 ifS

27

В

{,

V7

Vt

2ff

28

Ю

30

4 J/ ф

С

шие с выходов 57 и 58 запоминаютс  в 13 и 14 разр дах регистра 7 состо ни  .

Таким образом обеспечиваетс  обмен информацией между магистрал ми без привлечени  к обмену процессора.

Предлагаемое устройство позвол ет организовать эффективную конвейерную систему обработки цифровой информации и повысить быстродействие вычислительных сетей, где требуетс  перемещение больших массивов информации .

21

-Jtp

W

22

W

52

32

J«

У

35

$3

дуй jg

371

J5

С

:

/Z

fi/

7fff

68 10

69 7/

12 102

ts

т

teК

80

Wf ei

/05

67

90

Л SI

60

92 85

2JH

И g.

J d

G

Ъ 15

5/

77 7.

J

tf

5J

a

f

6

k ar

55

Ё. Й a

65

«

usZ

Claims (1)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБМЕНОМ, содержащее первый двунаправленный коммутатор, буферный регистр, регистр состояния, счетчик информации и счетчик первого адреса, установочные входы и информационные выходы которого соединены с первой группой информационных входов и выходов устройства, первая группа информационных входов-выходов первого двунаправленного коммутатора, информационные входы и выходы регистра состояния, установочный вход и первый информационный выход счетчика информации соединены с первой группой информационных входов-выходов устройства, вторая группа информационных входов-выходов первого двунаправленного коммутатору соединена с первой группой выходов-входов буферного регистра, отличающееся тем, что, с целью повышения быстродействия, в устройство введены счетчик второго адреса, генератор одиночных импульсов, второй двунаправленный коммутатор , дешифратор выборки и блок управления, причём блок управления содержит первый и второй узлы приема ~ передачи, регистр признаков, дешифраторы адреса и направления обмена, формировате. ли записи и чтения, узел элементов И, узел элементов И-ИЛИ, причем кодовый вход дешифратора выборки соединен с первым кодовым выходом регистра состояния^ стробирующий вход дешифратора выборки соединен с первым выходом узла элементов И блока управления, а второй И третий кодовые выходы регистра состояния соединены соответственно с кодовыми входами генератора одиночных импульсов, дешифраторам направления обмена, регистра признаков, с первъми входами узла элементов И и узла элементов И-ИЛИ блока управления, первый и второй выходы дешифратора направления обмена блока управления соединены соответственно с управляющими входами первого и второго двунаправленных коммутаторов, вторая группа входов-выходов буферного регистра соединена с первой группой выходов-входов второго ' двунаправленного коммутатора, вторая группа входов-выходов которого соедниена с второй информационной группой ςφ _ _____ · _м ЙЬ г входов-выходов устройства, а первый, второй, третий, четвертый и пятый выходы узла элементов И-ИЛИ блоха управления соединены соответственно со стробирующими входами·счетчика информации, счетчиков первого и второго адресов, регистра состояния, с управляющим входом буферного регистра, второй выход узла элементов И.блока управления соединен с входом пуска генератора одиночных Импульсов, первый и второй выходы которого соединены соответственно· со счетными входами счетчиков i

   >

   первого и второго адресов, а третий и четвертый выходы узла элементов И блока управления соединены соответственно со счетным входом счетчика информации и с первым кодовым входом регистра состояния, второй кодовый вход которого соединен с первым выходом регистра признаков блока управления, третий и четвертый кодовые входы регистра состояния соединены соответственно с первыми выходами первого и второго узлов приема передачи блока управления, второй информационный выход счетчика информации соединен с вторым входом узла элементов И блока управления, группы входов-выходов синхронизации первого и второго узлов приема - передачи блока управления соединены соответственно с первой и второй группами входов-выходов синхронизации устройства, индивидуальные выходы выбора буферной памяти которого соединены с выходами дешифратора выборки, установочные входы второго счетчика адреса соединены с первой группой информационных входов устройства, а информационные выходы второго счетчика адреса - с первой и второй группами информационных выходов устройства, адресные входы которых соединены с первой группой входов дешифратора адресов блока управления, выходы которого соединены с адресными вхо- дамн регистра признаков блока управления, а в блоке управления группа выходов признаков первого узла при ема - передачи соединена с второй группой входов дешифратора адресов и группой установочных входов регистра признаков, группа выходов признаков которого соединена с группой режимных входов первого узла приема передачи, выход тактирования которого соединен с третьим входом узла элементов И, пятый, шестой и седьмой выходы которого соединены соответственно с входами тактирования первого и второго узлов приема - передачи и- с управляющим входом дешифратора направления обмена, первая и вторая группы выходов которого соединены с группами входов переключения первого и второго узлов приема - передачи, группа выходов признаков второго узла приема - передачи соединена с первой группой входов узла элементов И, второй и третий выходы регистра признаков соединены соответственно с входом признака дешифратора направления обмена и с четвертым входом узла элементов И, а группа выходов сигналов идентификации записи-чтения регистра признаков соединена с группой входов узла элементов' И-ИЛИ, восьмой и девятый выходы узла элементов И соединены соответственно с входами формирователей чтения и записи, первые и вторые выходы которых соединены соответственно с пятым и шестым входами узла элементов И и с вторым и третьим входами узла элементов ИИЛИ.