SU1302288A2 - Устройство дл сопр жени цифровой вычислительной машины с внешними устройствами - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, и может быть использовано дл  обмена информацией между ЦВМ и внешними устройствами и  вл етс  усовершенствованием устройства по авт.св. № 1174933. Целью изобретени   вл етс  повышение быстродействи  устройства. Цель достигаетс  введением в устройство по авт.св. № 1174933 второго дешифратора 17 режима, позвол ющего выдать по третьему выходу сигнала сопровождени  информации такой сигнал, ко- торый исключает задержки, обусловленные системой синхронизации устройства . 4 ил. (Л 21 N)

Description

Изобретение относитс  к вычислительной технике, может быть использовано в вычислительных системах дл  сопр жени  ЦВМ с внешними устройствами и  вл етс  усовершенствованием устройства по основному авт. св. № 1174933.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг.1 представлена -блок-схема предлагаемого устройства; на фиг.2 - временные диаграммы при вводе и выводе данных; на фиг.З и 4 - варианты технической реализации первого и второго дешифраторов режима.

Устройство содержит.шифратор i признаков обраш,ени , счетчик 2 состо ни  обмена с машиной, дешифратор 3 состо ни  обмена с машиной, шифратор 4 кода состо ни  обмена с ма- шиной, блок 5 регистров, дешифратор 6 режима, триггеры 7 и 8, блок 9 дешифрации команд и адресов обращений, триггеры 10 - 12, счетчик 13 состо ни  обмена с внешним устройством, дешифратор 14 состо ни  обмена с внешним устройством, шифратор 15 кода состо ни  обмена с внешним устройством , элемент ИЛИ 16;, дешифра- тор 17 режима, третий выход 18 сиг- нала сопровождени  информации, группу входов 19 и 20 обращени , группу входов-выходов 21 и 22, информационный вход 23, вход 24 сигнала сопровождени  информации, входы 25 и 26 синхронизации, информационный выход 27, группу выходов 28. признаков команд устройства, первый 29 и второй 30 выходы сигнала сопровождени  информации,

Дешифратор 6 состоит из элемента И 31, элемента НЕ 32, элемента И 33 элемента ИЛИ 34, элементов И 35 и 36 и элемента ИЛИ 37 (фиг.2).

Дешифратор 17 содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38, элементы И 39 и 40 и элемент, И-НЕ 41.

Устройство работает следующим образом .

Перед началом работы сигналом сбрса из цифровой вычислительной машины устройство приводитс  в исходное состо ние. Сеанс св зи с устройства- ми ввода-вывода (УВВ) обычно начина- етс  и заканчиваетс  обращением к наход щемус  в выделенной области пам ти процессора управл ющему ело- ву (УС). Каждое УВВ имеет п ть УС:

5

5

0 0 5 О

5

0

команда, состо ние УВВ, зафиксированные в процессе работы ошибки, начальный адрес передаваемой информации , количество передаваемых байтов.

Дл  организации обращени  к УС на вход шифратора 1 подаетс  признак, инициирующий одно или несколько обращений к УС, представл ющих собой законченную операцию: выдача на УВВ команды , подготовка к обмену информацией , окончание обмена информацией, записи в УС состо ни  УВВ, запись в УС признаков обнаруженных устройством ошибок. На информационных входах счетчика 2 образуетс  код, соответствующий данной операции. Сигналом установки из блока 5 этот код заноситс  на счетчик 2. Дешифратор 3 анализирует состо ние счетчика 2. Если оно отлично от нулевого, блок 9 вырабатывает запрос на обращение к пам ти. Процессор, получив этот запрос , выдел ет устройству сопр жени  такт машинного цикла (вырабатывает сигнал ответа, по времени и длительности соответствующий этому такту). Ответ стробирует шифратор 4 и возбуждает выход, соответствзтощий коду счетчика 2. По этому выходу дешифратором 3 вырабатываютс  сигналы, формирующие адреса запрашиваемых УС, управл ющие различными регистрами и прочими элементами устройства. Пос- ле каждого ответа счетчик 2 модифицируетс  на единицу. В конце последнего дл  данного операции обращени  к пам ти в блоке 9 вырабатываемс  сигнал установки счетчика 2. Если на входах шифратора 1 имеютс  признаки обращени , начинаетс  выполнение новой операции, если признаков нет, счетчик 2 устанавливаетс  в нулевое состо ние до по влени  признака обращени .

В частном случае подготовки устройства к обмену информацией ;с УВЕ на последнее из УС через регистр вывода передаетс  сформированна  дл  этого УЕВ программой или оператором команда (Ввод или Вывод). Если УВЕ готово выполнить эту команду , оно передает в устройство состо ние Продолжение. Получив это состо ние, устройство извлекает из УС предназначенную дл  него команду , котора  отличаетс  от переданной на УВВ тем, что имеет указатель режима ее выполнени : монопольный, Myjib-.

типлексный, с упаковкой и т.д. Команда заноситс  на регистр команд

(блок 5). Далее из УС последователь- чени  триггера 7 (наличие СИ-У,

но извлекаютс  начальный адрес передаваемой информации и количество пе- редаваемых байтов и занос тс  соответственно на счетчик адреса и счетчик байтов, наход щиес  в блоке 5. В конце операции блок 9 вырабатывает

сигнал, которым счетчик 13 устанавли-JO включением триггера 7 и выключением

ваетс  в состо ние, соответствующее выполн емой команде и адресу первого обращени  к ОЗУ в данном случае описываетс  устройство с двухбайтными магистрал ми адреса и данных, обращение может производитьс  (по четному или нечетному адресу) Состо ни  счетчика такие:

0010- ввод по четному адресу;

0011- ввод по нечетному адресу;

0100- вывод по четному - адресу;

0101- вывод по нечетному адресу; 0110 - ввод с упаковкой по четному адресу;

триггера 11 формируетс  в блоке 9 сигнал, переключающий задним фронтом счетчик 13 (если с етчик находитс  в положении ООП, триггером 12, вы15 рабатываетс  сигнал установки счетчика 13, перевод щий его в положение 0010). При стробировании дещифратора 14 вырабатываетс  сигнал записи старшей или младшей части регистра

20 ввода, в зависимости от состо ни 

счетчика 13, ЗАЛ Гили ЗАЛ 2 (фиг.2)

Этим же стробом порождаютс  сигналы коррекции счетчиков адреса и байтов и р д других, используемых в устрой-

1001 - ввод с упаковкой по нечет- 25 стве. Параллельно с приходом СИ-У ному адресу.дешифратор 17 вырабатывает сигнал

на прин тый байт информации СИ-Б (фиг.4). На входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 38. И 39 и 40, И-НЕ 41 по- Далее происходит непосредственный л; даютс  сигналы сопровождени  байта

мен данными между устройством сопр жени  и УВВ. Скорость обмена данными  вл етс  одним из основных параметров и должна быть по возможности выНа этом операци  подготовки к обмену информацией с УВВ заканчиваетс ,

данных от УВВ СИ-У и признак операции ВВОД с блока 5, а на выходе его при этом сигнал СИ-У повтор етс  в пр мой фазе (таким, каким он посту- 35 пил на вход). На входы элемента И-НЕ 41-подаютс  с выхода блока 9 признак обращени  к пам ти процессора ЗОЛ и сигнал с инверсного выхода триггера 7. Лри выключении триггера 7 на выходе элемента И-НЕ 41 высокий потенциал, открывающий элемент И 39. Элемент И 40 также открыт сигналом РАБВ с дешифратора 14, выстав-.

ше, так как во-первых, это существенно сказываетс  на быстродействии всей совокупности вычислительных средств, участвующих в работе, в целом , во-вторых, имеютс  быстродействующие УВВ, которые нав зывают цент- Q ральному устройству свою скорость обмена и не могут работать с меньшей (например, накопитель на магнитной ленте АП-5600). Величина скорости

данных от УВВ СИ-У и признак операции ВВОД с блока 5, а на выходе его при этом сигнал СИ-У повтор етс  в пр мой фазе (таким, каким он посту- 35 пил на вход). На входы элемента И-НЕ 41-подаютс  с выхода блока 9 признак обращени  к пам ти процессора ЗОЛ и сигнал с инверсного выхода триггера 7. Лри выключении триггера 7 на выходе элемента И-НЕ 41 высокий потенциал, открывающий элемент И 39. Элемент И 40 также открыт сигналом РАБВ с дешифратора 14, выстав-.

л емым при непосредственном обмене обмена з-ависит от времени подготовки данными. Лри этих услови х на выхои приема данных общающимис  устройствами , задержки в линии передачи, за- держе в передающих и принимающих .усилител х, наход щихс  на обоих концах . линии передачи, вносимых задер- Q | жек устройств сопр жени , определ е- мых как врем  между получением сигнала сопровождени  данных и вьщачей ответного сигнала. В данном устройстдах элемента И 40 и соответственно дещифратора 17 повтор етс  СИ-У, который подаетс  на выход 18 устройс- ва как сигнал ответа СИ-Б.

Если байт данных получен в состо нии ООП счетчика 13 (или 1011 дл  ввода с упаковкой), блок 9 формирует сигнал ЗОП. По этому запросу прове улучшаетс  последний из приведен- -с цессор принимав г накопленную на реных параметров. Лри вводе устройство получает от УВВ байт данных, сопровождаемый сигналом на шине 24 сопровождени  информации СИ-У (фиг.2).

гистре ввода устройства информацию в ОЗУ. Лараллельно УВБ, получив подтверждение СИ-Б, снимает СИ-У. Дешифратор 6 при этом вырабатывает

По этому сигналу дешифратор 6 режима вырабатывает сигнал ВКЛ Т СИ-У вклюпризнака ввода из блока 5, признака работы с УБВ РАББ, отсутствие запроса к пам ти ЗОП, положительна  фаза синхронизирующей последовательности С). Далее по пере днему фронту С включаетс  триггер 11. В промежутке между

триггера 11 формируетс  в блоке 9 сигнал, переключающий задним фронтом счетчик 13 (если с етчик находитс  в положении ООП, триггером 12, вырабатываетс  сигнал установки счетчика 13, перевод щий его в положение 0010). При стробировании дещифратора 14 вырабатываетс  сигнал записи старшей или младшей части регистра

ввода, в зависимости от состо ни 

счетчика 13, ЗАЛ Гили ЗАЛ 2 (фиг.2).

данных от УВВ СИ-У и признак операции ВВОД с блока 5, а на выходе его при этом сигнал СИ-У повтор етс  в пр мой фазе (таким, каким он посту- пил на вход). На входы элемента И-НЕ 41-подаютс  с выхода блока 9 признак обращени  к пам ти процессора ЗОЛ и сигнал с инверсного выхода триггера 7. Лри выключении триггера 7 на выходе элемента И-НЕ 41 высокий потенциал, открывающий элемент И 39. Элемент И 40 также открыт сигналом РАБВ с дешифратора 14, выстав-.

дах элемента И 40 и соответственно дещифратора 17 повтор етс  СИ-У, который подаетс  на выход 18 устройс- ва как сигнал ответа СИ-Б.

Если байт данных получен в состо нии ООП счетчика 13 (или 1011 дл  ввода с упаковкой), блок 9 формирует сигнал ЗОП. По этому запросу прогистре ввода устройства информацию в ОЗУ. Лараллельно УВБ, получив подтверждение СИ-Б, снимает СИ-У. Дешифратор 6 при этом вырабатывает

сигнал сброса триггера 4 Сброс Т СИ-У, а дешифратор 17 повтор ет задний фронт СИ-У, т.е. снимает СИ-Б. Если обмен данными не завершен, УВБ шлет новый байт. Если он дошел до устройства после того, как .была переписана в ОЗУ предыдуща  информаци  (сигнал ЗОЛ сн т), прием задерживаетс : сигнал ЗОП блокирует формирование дешифратором 6 нового байта, что производитс  описанным образом. Если этого не произошло (наличие ЗОП), - прием дешифратором 6 сигнала ВКЛ Т СИ-У и дешифратором 17 формирование СИ-Б (при наличии ЗОП и выключенном триггере 7 на выходе элемента И-НЕ 41 низкий потенциал , закрывающий прохождение ,СИ-У через элемент И 39).

При выводе данных на УВБ обмен сигналами сопровождени  (фиг.2) ведетс , в обратной последовательности . Дешифратор 6 при наличии признака РАББ, отсутствии запроса и сигна- ла СИ-У включает триггер 7. В блоке 9 вырабатываетс  сигнал, порождающий сигналы вьщачи содержимого старшей или младшей части регистра вывода , на который предварительно из ОЗУ считана передаваема , информаци . .Одновременно в дешифраторе 17 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38 вырабатывает сигнал высокого уровн  (высокий уровень на входе ВВОД и низкий уровень на входе СИ-У). Этот сигнал nd опи-, санной схеме подаетс  на вход устройства в качестве СИ-Б. При выдаче первого байта дешифратор I7 открывает- с  в такой последовательности: устанавливаетс  признак РАБЕ, снимаетс  выставленньш ранее запрос ЗОП (информаци  считана из ОЗУ). После выдачи нечетного байта (состо ние

0101 счетчика 13) включаетс  триггер 45 Д медленного канала в цеп х повызапроса , формирование очередного СИ-Б на врем  Приостанавливаетс .

Устройство имеет два выхода сигнала сопровождени  информации СИ-Б: 30 и 18; Выход 30 используетс  в известном устройстве дл  выдачи сигнала СИ-Б на УВВ. При этом задержка в выдаче СИ-Б после получени  СИ-У составл ет 1 ,5-2 периода синхронизации . В предлагаемом устройстве сигнал СИ-Б снимаетс  с выхода 18, что исключает задержку на синхронизацию и позвол ет достичь большего быстродействи . Выход 30 в этом устройст

ве используетс  при отладочных работах и эксплуатации устройства в услови х, когда требуетс  повьш ен- на  помехозащищенность.

Предпочтительность использовани  выхода 30 в отладочных работах (включа  и поиск возникших неисправностей ) по сравнению с выходом 18 обусловлена тем,,,что в этом случае СИ-Б вьщаетс  в канале св зи не сразу после того, как возникнут услови  дл  его выдачи, а предварительно записываетс  на триггер 11 по сигналу синхронизации. При отладке часто бывает необходимо использовать синхронизацию по шагам, когда синхросигналы подаютс  по одному или небольшими группами, управл емые внешне , например, от кнопки. Задержива  включение триггера 11, можно удобно (в станке) анализировать ситуацию, когда получен , но не выдан СИ-Б. Дл  выхода 18 такой анализ осуществим лишь в динамике.

Использование выхода 18 предполагаетс  в тех случа х, когда к устрой-- ству сопр жени  подключены УВВ высокого быстродействи . Однако в состав

периферии вход т, как правило, как быстро, так и медленно работающие УВВ. В комплексе АП-4М, где использо ; вано предлагаемое устройство, дл  каждой из этих групп имеетс  свой

канал, включающий в себ  восемь УВВ. Дл  быстрого канала существенным требованием  вл етс  минимальна  прот женность кабельной сети. Дл  медленного канала, наоборот, обща  длина кабелей может составить 500 м. В этом случае скорость обмена на ...г столь критична, зато возрастает веро тность сбоев из-за помех и дисперсии задержек в кабельной сети.

шени  помехоустойчивости целесообразно пользоватьс  выходом 30.

Claims (1)

1. Формула изобретени 

   50

   Устройство дл  сопр жени  цифровой вычислительной машины с внешними устройствами по авт.св. № 1174933 отличающеес  тем, что, с целью повышени  быстродействи 

   устройства, в него введен второй дешифратор режима, причем первый-п тый входы второго дешифратора режима соединены соответственно с вторым информационным выходом блока регистров, входом устройства дл  подключени  второго выхода .синхронизации цифровой вычислительной машины, восьмым выходом блока дешифрации команд и адре- 5 сов обращений, выходом дешифратора

   Ввод

   состо ни  обмена с внешним устройством и инверсным выходом первого триггера , выход второго дешифратора режима  вл етс  выходом устройства дл  подключени  входа сопровождени  информации внешнего устройства.

   С//-У

   Выбод

   РАБ8

   Jf

   к

   boiBod

   J3

   cSpoc

   Фиг.З

   fPU2.2

   J

   дНЛТси-у

   J7

   Сброс Тси-у

   Редактор И.Николайчук

   Составитель В.Вертлиб Техред Л.Олейник

   Заказ 1217/48 . Тираж 673Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   ФигЛ

   Корректор А.Ильин