SU1621029A1 - Электронна вычислительна машина дл ускоренной обработки запросов прерываний - Google Patents

Description

1

(21)4473434/24

(22)12,07.88

(46) 15,01.91. Бюл, N 2

(72) В-В. Голицын, В.П Швырев

и В,Б. Парфенов

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 1126957, кл. G 06 F 9/46, 1984

Центральный процессор ЭВМ типа СМ 1800.2201. Техническое описание и инструкци  по -эксплуатации 3 055 , ООЗТО, Си 9,

(54)ЭЛЕКТРОННАЯ ВЫЧИСЛИТЕЛЬНАЯ МАШИНА /ШЯ УСКОРЕННОЙ ОБРАБОТКИ ЗАПРОСОВ ПРЕРЫВАНИЯ

(57)Изобретение относитс  к вычислительной технике и предназначено дл  управлени  в реальном масштабе времени исполнительными органами технологического оборудовани  с большим количеством источников прерываний Цель изобретени  - расширение области применени  за счет возможности

обслуживани  произвольно о числа источников прерываний, ТВМ содержит операционный бпок, блоки тюгтониной, оперативной и внешней пам ти, узел организации цикла прерывании, племент И-НЕ, шифратор, счетчик, in смен г И11, узел Инфмироиани  номера страницы иам  1 и, члемет И, узел захвата, два шинных формировател , К (К - число источников прерываний) Стоков инициализации прерывании, При обнаружении запроса прерывани  OCVIUOCTI-т ечс  занесение в (Ьпкгировпнт ю область блока оперативной пам ти алреса подпрограммы обглум иани  прерывани  из блока внешней пам ти. Чтение инЛоо- мации из блока внешней пам ти производитс  по адресу, соответс гв 7юшему коду номера источника прерывани  Затем микропроцессор переходит в р ежим прерывани , испоиьзу  информацию из Ьиксированной области лока оперативной пам ти как адрес подпро-i граммы обслуживани  прерывани , 7 ил

&

Изобретение относитс  к вычислительной технике и предназначено дл  управлени  в реальном масштабе времени исполнительными органами технологического оборудовани  с большим количеством источников прерываний,

Цепью изобретени   вл етс  расширение области применени  за счет возможности обслуживани  произвольного числа источников прерывани .

На фиг о 1 приведена блок-схема ЭВМ; на фиг. 2 - схема узла микропроцессора; на фиг о 3 - принципиаль™

на  схема узла захвата; на фиг. 4 - то же, узла организации цикпа прерывани ; на фиг, 5 - то же, узла формировани  номера страницы пам ти; на фиг. 6 - то же, узла формировани  запроса прерываний; на фиг. 7 - шифратор начала прерывани , один из возможных вариантов реализации.

ЭВМ (фиг. 1) содержит операционный блок 1, блоки посто нной (ПЗУ) 2 и оперативной 3 пам ти, пины данных 4 и адреса 5, шинный формирователь 6, внешнюю шину 7 адреса, шинный форьз

мирователь 8, к еюнюю шину 9 данных, блоки tO инициализации прерывани , узел 11 формировани  запросов прерываний , элемент И 12,. шину 13 под-г тве рждени  захвата, блок 14 внешней пам ти (ПЗУ), узел Сформировани  номера страницы пам ти, счетчик 16, узел 17 захвата, элемент ИЛИ 18, элемент И 19, элемент И-НЕ 20, узел ю

21организации цикла прерываний, шину

22синхронизации, шифратор 23, шину 24 захвата.

Блок 1 (фиг. 2) выполнен в соответствии со стандартными рекоменда- 15 ци ми И содержит микропроцессор 25 (микросхема типа КР580ИК80), системный контроллер 26 (микросхема КР580ВГ28), генератор 27 тактовых импульсов (микросхема КР580ГФ24), блок 20 28 приоритетного прерывани  (микросхема К580ИК14), регистр 29 кода прерывани  (микросхема К589ИР12), стробируемый дешифратор 30 адреса, элементы НЕ 31025

Узел 17 захвата (фиг. 3) содержит триггеры 32 и 33, элементы И 34 и ИЛИ 35, элемент 36 разв зки, элементы И 37-38 и формирователь 39 импульса . зо

Узел 21 организации цикла прерываний (фиг. 4) содержит триггеры 40 и 41 и элемент И 42.

Узел 15 формировани  номера страницы пам ти (фиг, 5) содержит группы 43 и 44 элементов И, вход 45 кода номера страницы пам ти.

Узел 11 формировани  запроса прерываний (фиг. 6) содержит элемент И 46, триггер 47, элемент И 48,.„

блок 49 элементов И, элемент И 50, триггер 51, элемент 52 разв зки, вход 53 кода номера источника прерываний ,.

Шифратор (фиг. 7) содержит элемент ИЛИ-НЕ 54 и элемент И 55.

ЭВМ работает следующим образом.

В процессе изготовлени  дл  управ- лени  конкретным технологическим оборудованием во внутреннее ПЗУ5Q

(блок 2 посто нной пам ти) заноситс  комплекс программ управлени  этим оборудованием, в том числе программы обработки прерываний от узла 11 , Коды начальных адресов этих программ обработки прерываний фиксируютс  во внешнем ПЗУ -,блок 14 внешней пам ти (дл  микропроцессора типа К580ИК80 каждый код адреса занимает две  чей35

45

55

5 0 5

о

„

Q

5

5

5

ки пам ти ПЗУ 14). В качестве блока 14 может быть применена, например,

микросхема типа К556РТ5, имеюща  организацию 512 х 8 бит, в которой может быть размещено до 256 кодов адресов программ обработки прерыва- ний0 Согласно размещению кодов адресов в блоке 14 устанавливаетс  код номера источника прерывани  на входе 53 в каждом из узлов 11. В зависимости от объема используемого ПЗУ 2 настраиваетс  дешифратор обращени  к ОЗУ (блок 3 оперативной пам ти) так, чтобы адрес первой  чейки ОЗУ 3 следовал непосредственно за адресом последней  чейки внутреннего ПЗУ 2 (встроенные дешифраторы обращени  к внутреннему ПЗУ 2 и ОЗУ 3 на чертеже не показаны)о Выход блока 15 настраиваетс  на обращение к первой  чейке ОЗУ 3, а в последнюю  чейку ПЗУ 2 вноситс  код команды безусловного перехода (команда ItIP) 0

При включении напр жени  в цепи Общий сброс (не показано) вырабатываетс  импульсный сигнал, которым устанавливаютс  в исходное состо ние триггеры 32, 33 узла 17 захвата, триггеры 40, 41 узла 21 организации цикла прерывани , счетчик 16 дополнени  адреса, триггеры 47, 51 во всех узлах 11, блок 28 приоритетного прерывани , регистр 29 кода прерывани  и микропроцессор 250

В результате на входах ТЗ операционного блока 1, ПЗУ 14, строби- рующем входе узла 15, входе ТПР блока 1 установ тс  уровни логического нул , счетчик команд (не показан) микропроцессора 25 установитс  в начальное (нулевое) состо ние и микропроцессор 25 будет выполн ть программу обслуживани  технологического оборудовани . Текст этой программы зафиксирован в ПЗУ 2U При этом информационные выходы регистра 29 кодов прерывани , узла 15, ПЗУ 14 перевод тс  в высокоимпедансное состо ние,, При этом информаци  между микропроцессором 25, посто нной пам тью 2 и оперативной пам тью 3 и внешними устройствами циркулирует через контроллер 26 по щинам 4, 5, 7, 9 стандартным путемс

Когда в процессе функционировани  на тактирующем входе триггера 47 одного из узлов 11 сформируетс  импульс, запроса прерывани , на его выходе

установитс  сигнал логической единицы , и по приходу тактового импульса на второй вход (нумераци  входов блоков в описании идет сверху вниз) седьмого элемента И 46 произойдет переключение триггера 51 этого узла 11, сигнал с его выхода через элемент 52 разв зки поступит на третий вход

фикатора активного источника прерывани  с входов 53 номера источника прерывани  через блок 49 установитс  на шине 9 данных магистрали внешних устройство Этот код не может быть искажен источниками прерывани  более высокого приоритета даже если в течение описанного процесса пепервого элемента И 19. Очередной так- 0 дейдут в активное состо ние триггеры товый импульс сформирует на выходе 47, так как прохождение сигнала через элемента И 19 импульс, которым осу- элементы И 46 этих источников будет

заблокировано сигналом захвата на линии 24 захвата магистрали а Сигнал 15 подтверждени  захвата, пройд  через элемент И 34 на второй выход узла

ществитс  переключение триггера 32 в узле 17 захвата и триггеров 40 и 41 в узле 21 организации цикла прерывани  0 Сигнал с второго выхода узла 21 заблокирует прохождение тактовых импульсов через элемент И 19, причем его первый выход подготовит к передаче сигнал с второго выхода счетчика

16через элемент И-НЕ 20, заблокирует прохождение сигнала с линии захвата магистрали 24 через элемент И 37, затем сигнал логической единицы с выхода триггера 32 через элемент

ИЛИ 35 установит сигнал ТЗ на входе блока 1, через элемент 36 разв зки установит сигнал Захват на линии захвата магистрали 24 и подготовит элемент И 34 к прохождению сигнала с выхода ПЗ блока 1 по линии 13„

Сигнал ТЗ, поступа  на вход HOLD микропроцессора 25, переводит его в режим захвата, в результате чего все выходы микропроцессора 25 перевод тс  в высокоимпедансное состо ние (адрес, данные и прочие), а на выходе HLDA по вл етс  сигнал логической единицы, который переводит в высокоимпедансное состо ние все выходы контроллера 26, подготавлива  тем самым шины 4, 5, 9 к использованию схемой описываемого устройства. Этот же сигнал с выхода ПЗ блока 1 поступает на линию 13 и третий вход узла

17захвата,. Распростран  сь через элементы И 12, сигнал подтверждени  захвата достигнет активного блока 10, и на элементе И 12 этого бл.ока дальнейшее прохождение его будет заблокировано „ Этот сигнал поступит на второй вход элемента И 48 активного узла 11, пройд  на выход элемента

И 48, возвратит в исходное состо ние триггер 47, подготовит прохождение сигнала с разр да А1 шины 7 адреса через элемент И 50 и переведет в активное состо ние блок элементов И 49, в результате чего код иденти17 захвата, переведет в активное состо ние блок 15 формировани  страницы адреса ОЗУ, ПЗУ 14 и заблокирует ра-

20 боту регистра шинного формировател  8, в результате чего шина 9 данных магистрали внешних устройств настроитс  на передачу кода идентификатора от активного узла 11 к адресным вхо25 дам ПЗУ 14. Помимо этого, сигнал с выхода элемента И 34 запустит формирователь 39 импульса. На врем  действи  импульса с выхода Формировател  39 импульса блокируетс  прохожде30 ние сигналов с тактирующего входа узла 17 захвата через элемент И 38„ Этим гарантируетс  завершение переходных процессов в магистрали внешних устройств и установление дейст с вителъной информации на выходах

ПЗУ 14 и блока 15„ Очередной тактовый импульс Ф2 блока 1 пройдет через элемент И 38 и с третьего выхода узла 17 захвата через элемент ИЛИ 18

4Q запишет первый байт адреса программы обслуживани  прерывани  в первую  чейку ОЗУ 30 Задним фронтом этого импульса осуществитс  переключение счетчика 16, на выходе внешнего ПЗУ 14 установитс  код второго байта адреса программы обслуживани  прерывани , а на выходе узла 15 установитс  код адреса второй  чейки ОЗУ 3 Следующим тактовым импульсом осуществитзд с  завершение параллельно-последовательной передачи адреса запрашиваемой программы обработки прерывани  из ПЗУ 14 в фиксированную область ОЗУ 3„ Кроме того, произойдет очередное переключение счетчика 16 дополнени  адреса,

45

55

результате чего на первом выходе его установитс  сигнал логического О, а на втором - сигнал логической Г1, который, пройд  через блок 15.- шинный

фикатора активного источника прерывани  с входов 53 номера источника прерывани  через блок 49 установитс  на шине 9 данных магистрали внешних устройство Этот код не может быть искажен источниками прерывани  более высокого приоритета даже если в течение описанного процесса педейдут в активное состо ние триггеры 47, так как прохождение сигнала чере элементы И 46 этих источников будет

17 захвата, переведет в активное состо ние блок 15 формировани  страницы адреса ОЗУ, ПЗУ 14 и заблокирует ра-

боту регистра шинного формировател  8, в результате чего шина 9 данных магистрали внешних устройств настроитс  на передачу кода идентификатора от активного узла 11 к адресным входам ПЗУ 14. Помимо этого, сигнал с выхода элемента И 34 запустит формирователь 39 импульса. На врем  действи  импульса с выхода Формировател  39 импульса блокируетс  прохождение сигналов с тактирующего входа узла 17 захвата через элемент И 38„ Этим гарантируетс  завершение переходных процессов в магистрали внешних устройств и установление действителъной информации на выходах

ПЗУ 14 и блока 15„ Очередной тактовый импульс Ф2 блока 1 пройдет через элемент И 38 и с третьего выхода узла 17 захвата через элемент ИЛИ 18

запишет первый байт адреса программы обслуживани  прерывани  в первую  чейку ОЗУ 30 Задним фронтом этого импульса осуществитс  переключение счетчика 16, на выходе внешнего ПЗУ 14 установитс  код второго байта адреса программы обслуживани  прерывани , а на выходе узла 15 установитс  код адреса второй  чейки ОЗУ 3 Следующим тактовым импульсом осуществитс  завершение параллельно-последовательной передачи адреса запрашиваемой программы обработки прерывани  из ПЗУ 14 в фиксированную область ОЗУ 3„ Кроме того, произойдет очередное переключение счетчика 16 дополнени  адреса,

результате чего на первом выходе его установитс  сигнал логического О, а на втором - сигнал логической Г1, который, пройд  через блок 15.- шинный

формирователь 6, по пинии А1 шины 7 адреса на первый вход.элемента И 50 активного узла 11, произведет установку в исходное состо ние триггера

51 этого узла 111 В результате снимаетс  сигнал запроса прерывани  с линии 22 коллективного пользовани , выключаетс  блок 49 и освобождаетс  шина 9 данных магистрали внешних устройств Кроме того, сигнал с второго выхода счетчика 16 дополнени  адреса через второй вход узла 17 захвата установит в исходное состо ние триггер 32, сн в при этом сигнал с входа ТЗ блока 1 и сигнал требовани  захвата с линии 24. Одновременно сигнал с второго выхода счетчика 16 дополнени  адреса, пройд  через элемент И 20, установит сигнал логической единицы на входе ТПР блока 1. Если к описываемому моменту времени потребуетс  обслуживание прерывани  дл  источника с более высоким приоритетом , чем приоритет, присвоенный опсываемому устройству (сигнал на входах R5.,R7 блока 28 прерывани ), например, обслуживание внутреннего таймера и ., требование прерывани  от устройства ставитс  в очеоепъ i на обслуживание, и при обслуживании

прерывани  более высокого приоритета сопровождаемого изменением сигналов ЦПР и РПР узла микропроцессора 1, состо ние описываемого устройства не измен етс , так как дл  этих прерываний .пифр кода прерывани , выдаваемый с выхода DO регистра 29, не совпадает с шифром кода, реализованного в шифраторе 23 начала прерывани . Этим исключаетс  потер  за вок на обслуживание от описываемого устройства. Кроме того, если в описываемый отрезок времени на линии 22 коллективного пользовани  одним из источников 11 прерывани  будет выставлен запрос прерывани , начало ег обслуживани  будет заблокировано сигналом с второго выхода узла 21 организации цикла прерывани  на первый вход элемента И 19 до момента, когда будет обслужен предыдущий запрос прерывани  по линии 23 Если микропроцессор 25 не зан т обработкой прерывани  более высокого приоритета он переходит к обслуживанию требовани  прерывани  от описываемого устройства о

0

5

5

5

0

5

0

5

0

В начале обслуживани  прерывани  на выходе INTR микропроцессора 25 присутствует сигнал логической единицы, разрешающий реакцию на ТПР по входу R4. Очередным тактирующим сигналом с выхода SYNC микропроцессора 25 производитс  фиксаци  сигнала прерывани  (в нашем случае по входу R4), преобразование его в

трехразр дный код на выходах АО,0.А2 блока 28 (дл  рассматриваемого случа  на выходах АО, А1, А2 сформируетс  код А4). Одновременно с этим на выходе INT вырабатываетс  импульс, который фиксирует код прерывани  в регистре 29 и выставл ет сигнал логической единицы на выходе INT этого регистра„ По завершении выполнени  очередной команды программы микропроцессор 25 провер ет значение сигнала на входе INT. При обнаружении сигнала логической единицы микропроцессор 25 приступает к реализации цикла прерывани . При этом снимаетс  сигнал логической единицы с выхода INTE. В момент выработки сигнала SYNC на шине DB выставл етс  код слова состо ни  микропроцессора 25, По сигналу SYNC на выходе STS ТВ генератора 27 слово состо ни  фиксируетс  в контроллере 26, в результате чего на выходе INTA контроллера 26 устанавливаетс  сигнал логической единицы. Этот сигнал подготавливает к работе шифратор 23, а также регистр 29 к первому сигналу с выхода DBIN микропроцессора 25, При по влении сигнала логической единицы на выходе DBIN контроллер 26 настра- ивае- с  на передачу информации с шины 4 в микропроцессор 25„ На информационных выходах регистра 29 выставл етс  код команды Рестарт RST с замешанным в нем по разр дам D30.0D5 кодом уровн  прерывани  (например, как показано на фиг0 7, код вектора 4), в результате чего сигнал с выхода шифратора 23 начала прерывани  возвращает в исходное состо ние- счетчик 16 дополнени  адреса., триггер 40 узла 21 организации цикла прерывани  Команда RST, поступив в микропроцессор 25, отправл ет в стек, размещенный в оперативной пам ти 3, содержимое счетчика команд микропроцессора 25 и замен ет его кодом вектора прерывани . По месту вектора, выделенного дп  обслуживани  прерывани 

от описываемого устройства, в ПЗУ 2 размещен общий, не завис щий от функций обработки прерываний фрагме текста, согласно которому осуществл етс  защита оперативной информации (регистров общего назначени  микропроцессора 25) прерванной программы , переход с помощью команды обращени  к подпрограмме (команда CALL) к адресу последней  чейки ПЗУ 2, откуда команда безусловного перехода, использу  фиксированную область ОЗУЗ, передает управление запрашиваемой программе обработки прерываний„ Кажда  из программ обслуживани  прерывани  заканчиваетс  командой возврата из подпрограммы (например, команда RET дл  микропроцессора типа КР580ИК80), в результате 2о сто нкой пам ти, отличаю 30

чего осуществл етс  возврат к общему фрагменту текста, в котором производитс  восстановление оперативной информации прерванной программы, выполн ютс  команды перевода микропроцессо-25 ра 25 в режим разрешени  прерывани  и команды выхода из прерывани , В результате этого сигнал логической единицы с выхода INTE микропроцессора 25, пройд  через элемент И 42, возвратит в исходное состо ние триггер 41 узпа 21 организации цикла прерывани , и сигнал с второго выхода узла 21 разрешит прохождение сигналов через элементы И 19 и И 37, разреша  тем самым реакцию на новый запрос прерывани  по линии 22 коллективного пользовани .

Таким образом, при согласованности потока за вок от источников 11 прерываний с вычислительной мощностью микропроцессора 25 настройка на запрашиваемую программу обработки прерывани  осуществл етс  за минимальное врем  (два машинных такта микропроцессора 25), чем реализуетс  поставленна  цель ускоренной обработки прерывани  практически неограниченного количества источников прерывани  дл  процессоров с узким полем векторов прерывани .

35

40

45

50

щ а   с   тем, что, с целью расши рени  области применени  за счет в можности обслуживани  произвольног числа источников прерываний, она д полнитепьно содержит счетчик, блок внешней пам ти, элемент 1ШП-НК, эл мент И-НК, шесть элементов И, два элемента ИЛИ, четыре триггера, фор мирователь импульса, элемент раз- втки, две группы элементов И и К (К - число источников прерываний) блоков инициализации прсрЕ.шашш, причем выходы подтверждени  прерывани , разрешени  прерывани  и управлени  записью операционного бло соединены соответственно с первыми входами первого и второго элементо И и первого элемента ИЛИ, выход ко торого соединен с входом записи бл ка оперативной пам ти, пр мой выхо первого триггера соединен с первым входом элемента И-НЕ, выход которо соединен с входом требовани  преры ни  операционного блока, вход треб вани  захвата которого соединен с

выходом второго элемента ИЛИ, второй вход элемента И-НЕ соединен с выходом старшего разр да счетчика, с синхрОБХОДОМ второго триггера и с первым входом первого элемента И первой группы, первый вход второго элемента И первой группы соединен с выходом младшего разр да счетчик и с входом младшего разр да адреса блока внешней пам ти, выход которо соединен через шину данных электро ной вычислительной машины с информа ционным входом-выходом операционног

Claims (1)

1. Формула изобретени 

   Электронна  вычислительна  машина дл  ускоренной обработки запросов прерываний, содержаща  операционный блок, блок посто нной пам ти, блок оперативной пам ти, первый и

   второй шинные формирователи, причем информационный вход-выход операционного блока через шину данных элект- ронной вычислительной машины соединен с информационным входом-выходом блока оперативной пам ти, выходом блока посто нной пам ти и первым информационным входом-выходом первого шинного формировател , выход адреса операционного блока через шину адреса электронной вычислительной машины соединен с адресными входами блоков посто нной и оперативной пам ти и

   с первым информационным входом-выходом второго шинного формировател , выход управлени  чтением операционного блока соединен с входами управлени  чтением блоков оперативной и по0

   5

   5

   0

   5

   0

   5

   щ а   с   тем, что, с целью расширени  области применени  за счет возможности обслуживани  произвольного числа источников прерываний, она до- полнитепьно содержит счетчик, блок внешней пам ти, элемент 1ШП-НК, элемент И-НК, шесть элементов И, два элемента ИЛИ, четыре триггера, формирователь импульса, элемент раз- втки, две группы элементов И и К (К - число источников прерываний) блоков инициализации прсрЕ.шашш, причем выходы подтверждени  прерывани , разрешени  прерывани  и управлени  записью операционного блока соединены соответственно с первыми входами первого и второго элементов И и первого элемента ИЛИ, выход которого соединен с входом записи блока оперативной пам ти, пр мой выход первого триггера соединен с первым входом элемента И-НЕ, выход которого соединен с входом требовани  прерывани  операционного блока, вход требовани  захвата которого соединен с

   выходом второго элемента ИЛИ, второй вход элемента И-НЕ соединен с выходом старшего разр да счетчика, с синхрОБХОДОМ второго триггера и с первым входом первого элемента И первой группы, первый вход второго элемента И первой группы соединен с выходом младшего разр да счетчика и с входом младшего разр да адреса блока внешней пам ти, выход которого соединен через шину данных электронной вычислительной машины с информационным входом-выходом операционного

   111621029

   блока, выход первого элемента И соединен с входом установки в 1 первого триггера и с входом установки в О счетчика, синхровход которого соединен с вторым входом первого элемента ИЛИ, с выходом третьего

   элемента И, входы номера страницы пам ти электронной вычислительной машины соединены с первыми входами элементов И второй группы, выход четвертого элемента И соединен с входом формировател  импульсов, с первым входом третьего элемента И, с входом

   управлени  первого шинного формирова- ции прерываний объединены через

   МОНТАЖНОЕ ИЛИ и соединены с чет тым входом п того элемента И, вы которого соединен с входом устан ки в 1 первого и второго тригг и с входом установки в О треть триггера, выход которого соедине вторым входом второго элемента И и с синхровходом первого триггер третий, четвертый и п тый разр д информационного входа-выхода опе ционного блока соединены соответ венно с первым и вторым входами мента ИЛИ-НЕ и с вторым входом п вого элемента И, третий вход кот соединен с выходом элемента ИЛИпричем блок инициализации прерыв содержит первый и второй триггер с первого по четвертый элементы элемент разв зки и блок элементо И, причем вход запроса прерывани блока инициализации прерываний с динен с синхровходом первого три гера, выход которого соединен с вым входом первого элемента И, в рой и третий входы и выход котор соединены соответственно с входо блокировки и синхровходом блока циализации прерываний и с входом установки в 1 второго триггера выход которого соединен с первым входами второго и третьего элеме И, с входом элемента разв зки, выхо торого соединен с входом требовани прерывани  блока инициализации п рываний, информационные вход и в которого соединены соответственн первым входом четвертого элемент и с выходом блока элементов И, п вход которого соединен с выходом да номера источника прерывани  ка инициализации прерываний, вых второго элемента И соединен с вт рыми входами четвертого элемента и блока элементов И и с выходом

   тел , с входом управлени  чтением блока внешней пам ти и с вторыми входами элементов И первой и второй групп, выходы которых соединены через шину адреса электронной вычислительной машины с адресным выходом операционного блока, вторые информационные входы-выходы первого шинного формировател  соединены через внешню шину адреса электронной вычислительной машины с входами старших разр дов адреса блока внешней пам ти и с информационными выходами всех блоков инициализации прерываний, информационные входы которых через внешнюю шину данных электронной вычислительной машины соединены с вторым информационным входом-выходом второго шинного формировател , синхронизирующий выход операционного блока соединен с синхровходами всех блоков инициализации прерываний, с вторым входом третьего элемента И, с син- хровходом четвертого триггера и с первым входом п того элемента И, второй вход которого соединен с информационным входом четвертого триггера и с выходом шестого элемента И, первый вход которого соединен с инверсным выходом второго триггера и с входом элемента разв зки, выход которого соединен с вторым входом шестого элемента И и с входами блокировки всех блоков инициализации прерываний, вход опроса первого блока инициализации прерывани  соединен с выходом подтверждени  захвата операционного блока и с первым входом четвертого элемента И, выход опроса М-го (М 1, К-1) блока инициализации прерываний соединен с входом опроса (М+1)-го одноименного блока, второй вход четвертого элемента И соединен с пр мым выходом второго

   12

   триггера и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом четвертого триггера , информационные входы первого и второго триггеров соединены с шиной логического нул  электронной вычислительной машины, выход формировател  импульсов соединен с третьим входом третьего элемента И, инверсный выход первого триггера соединен с третьим входом п того и шестого элементов И, выходы требовани  прерывани  всех блоков инициализации прерываний объединены через

   5

   0

   5

   0

   5

   0

   5

   МОНТАЖНОЕ ИЛИ и соединены с четвертым входом п того элемента И, выход которого соединен с входом установки в 1 первого и второго триггеров и с входом установки в О третьего триггера, выход которого соединен с вторым входом второго элемента И и с синхровходом первого триггера, третий, четвертый и п тый разр ды информационного входа-выхода операционного блока соединены соответственно с первым и вторым входами элемента ИЛИ-НЕ и с вторым входом первого элемента И, третий вход которого соединен с выходом элемента ИЛИНЕ, причем блок инициализации прерываний содержит первый и второй триггеры, с первого по четвертый элементы И, элемент разв зки и блок элементов И, причем вход запроса прерывани  блока инициализации прерываний соединен с синхровходом первого триггера , выход которого соединен с первым входом первого элемента И, второй и третий входы и выход которого соединены соответственно с входом блокировки и синхровходом блока инициализации прерываний и с входом установки в 1 второго триггера, выход которого соединен с первыми входами второго и третьего элементов И, с входом элемента разв зки, выход которого соединен с входом требовани  прерывани  блока инициализации прерываний , информационные вход и выход которого соединены соответственно с первым входом четвертого элемента И и с выходом блока элементов И, первый вход которого соединен с выходом кода номера источника прерывани  блока инициализации прерываний, выход второго элемента И соединен с вторыми входами четвертого элемента И и блока элементов И и с выходом установки в 1 первого триггера, выход четвертого элемента И соединен с синхровходом второго триггера, вход опроса блока инициализации прерываний соединен с вторыми входами второго и третьего элементов И, выход третьего элемента И соединен с выходом опроса блока инициализации прерываний, шина логического нул  которого соединена с информационными входами первого и второго триггеров

   Ч}0Ј

   Ё

   -гпш

   сш

   eeotzgi

   I1

   ч

   Д.

   НЛ

   32

   37

   LJ

   42

   С

   H

   j

   33

   D

   35

   38

   Фиг.З

   44

   15

   , S

   45

   «

   fu8.5

   23

   4

   Редактор А. Маковска 

   Составитель А. Афанасьев Техред Л,Сердюкова

   Фиг §

   i

   5kb

   55

   Фиг

   Корректор Л, Патай