SU1112359A1 - Устройство дл сопр жени - Google Patents

Abstract

yCTPOfiCTBO ДЛЯ СОПРЯЖЕНИЯ, содержащее генератор импульсов, коммутатор , блок согласовани , дна элемента ИЛИ и ц каналов сопр жени , каждый из которых содержит первый элемент И, блок пам ти, дешифратор конца сообщени , блок формировани  адреса, при этом выход генератора импульсов соединен с первыми входами первых элементов И и входами опроса блоков формировани  адреса всех каналов сопр жени , а выходы блоков Формировани  адреса через первый элемент ИЛИ соединены с пеппым входом блока согласовани , ))ыход которого  вл етс  выходом устройства, в каждом кан.гпе сопр жени  выход первого элемента И соединен с входом опроса блока пам ти, соединенного первым выходом с входом дешифратора конца сообщени , а вторым выходом блок пам ти каждого канала соединен с соответствующим входом второго элемента ИЛИ, выход которого соединен с вторым входом блока согласовани ., отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены два счетчика, два элемента Ш1И, формирователь счетных импульсов, а в каждый канал сопр жени  введены блок перезаписи, дешифратор запроса св зи, элемент задержки, два формировател  имггульсов, второй элемент И, регистр пам ти канала, схема сравнени , причем в каждом канале сопр жени  Информационные входы блока перезаписи и дешифратора запроса св зи  вл ютс  соответствуюищми канальными входами устройства, а выходы блока перезаписи соединены с информационными нходами блока пам ти, выход дешифратора запроса св зи соединен с первым входом второго элемента И,выход котоpoio св зан со стробируюиц м входом регистра пам ти канала, выходы которого соединены с первой группой вхо (Л дов схемь сравнени , выход которой через п€фвый формироватсшь импульсов С соединен с установочными нходами блока формировани  адреса и дешифратора запроса св зи, со стробирующим BXOAJM блока перезаписи, выход схемы сравнени  через элемент задержки соединен с вторым входом nepBoio элемев1та И, выход дешифратора конца сообщени  соединен с входом второго формировател  импульсов, выход которого соединен с первым установочным входом регистра пам ти канала, выходы коммутатора соедине ы с соответствующими вторыми входами вто рых элементов И всех каналов сопр жзни , выхода, которых соединены с соответствующими входа третьего элемента ИЛИ, выход которого через формирователь счетных импульсов соединен со счетным входом первого счетчика , выходы которого св заны со вторыми установочными входами регистров пам ти каналов всех каналов сопр жени  , а выходы второго счетчика

Description

соединены со вторыми группами входо|(|, схем сравнени  всех каналов сопр жени , выходы вторых фop tиpoвaтeлeй импульсов всех каналов, сопр жени 

соединены с соответствуюп ми входами четвертого элемента ИЛИ, выход которого соединен со счетным входом второго счетчика.

1

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах управлени  сбора информации от устройств учета продукции дискретного производства.

Известно устройство дл  сопр жени  электронной вычислительной машины с дискретнынн датчиками, содержащее коммутатор, счетчик, два триггера , узел синхронизации, пам ть, схему сравнени  и соответствующие св зи между ними ij .

Недостатком известного устройства  вл етс  низкое быстродействие при вводе информации в ЭВМ.

Наиболее близким к предлагаемому по технической сущности вл етс  устройство дл  сопр жени , содержащее коммутатор, информационные входы

которого  вл ютс  соответствующими входами устройства, а адресные входы соединены с соответствующими выходами дешифратора адреса, входы которого подключены к соответствующим выходам, счетчика адреса и первы входом соответствующих элементов И-группы, выходами соединенга11х с соответствующими входами счетчика текущего адреса датчиков, группа выходов которого подключена к группе входов регистра и первой группе входов схемы сравнени , втора  группа входов которого соединена с группой выходов регистра, а выход - с входом узла управлени , подключенного соответственно первым и вторым выходами к входам счетчика адреса регист ра, пам ть адресов и шифратор, причем группа входов пам ти адресов подключена к выходам соответствующих элементов И-группы, вход - к третьему выходу узла управлени , а выход - через шифратор к выходу устройства , выход коммутатора соединен с вторыми входами элементов И-группы

и вторым входом узла управлени , гр па входов которого подключена к выходам счетчика адреса, причем узел управлени  содержит первый и второй дешифратор, триггер, реверсивный счетчик, генератор и четыре элемента И 2 .

Однако устройство имеет низкое быстродействие, так как при изменении состо ний датчиков необходимо осуществл ть о рос датчиков, что приводит к увеличению времени облика информацией между дискретными датчиками и ЭВМ, а также к дополнительной загрузке ЭВМ по организации циклов опроса.

Цель изобретени  - повышение бысродействи  устройства.

Поставленна  цепь достигаетс  тем, что в устройство, содержащее генератор импульсов, коммутатор, блок согласовани , два элемента ИЛИ и И каналов сопр жени , каждый из которых содержит первый элемент И, блок пам ти, дешифратор конца сообщени  , блок формировани  адреса, при этом выход генератора импульсов соединен с первыми входами первых элементов И и входами опроса блока формировани  адреса всех каналов сонр жени , а выхода| блоков формировами  адреса через первый элемент ИЛИ соедине№ с первым входом блока согласовани , выход которого  вл етс  выходом устройства, в каждом канале сопр жени  выход первого :элемента И соединен с входом опроса блока пам ти, соединенного первым выходом с входом дешифратора конца сообщени , а вторым выходом блок пам ти каждого канала соединен с соответствугощим входом второго элемента ИЛИ, выход которого соединен с вторым входом блока согласовани , введены два счетчика, два элемента ИЛИ, формирователь счетных 31 импульсов, а в каждый канал сопр жени  введены блоки перезаписи, дешифратор запроса св зи, элемент задержки , два формировател  импульсов, второй элемент И, регистр пам ти канала , схема сравнени , причем в каждом канале сопр жени  информационные входа блока перезаписи и дешифратора запроса св зи  вл ютс  соответствующими канальныки входами устройства , а выходы блока перезаписи соединены с информационными входами бло ка пам ти, выход дешифратора запроса св зи соединен с первым входом второго элемента И, выход которого св зан со стробирующим входом регистра пам ти канала, выходы которого соединены с первой группой входов схемы сравнени , выход которой через первый формирователь импульсов соединен с установочными входами блока формир вани  адреса и дешифратора запроса св зи, со стробируюишм входом бло ка перезаписи, выход схемы сравнени  .через элемент задержки соединей с вторым входом первого элемента И, выход дешифратора конца сообщени  соединен с входом второго формировател  импульсов, выход которого соединен с первым установочным входом регистра пам ти канала, выходы комму татора соединены с соответствующими вторыми входами вторых элементов И всех каналов сопр жени , выходы которых соединены с соответствующими входами третьего элемента ИЛИ, выход которого через формирователь счетных , импульсов соединен со счетным входом первого счетчика, выходы которого св заны с вторыми установочными входами регистров пам ти каналов всех каналов сопр жени , а выходы второго счетчика соединены с вторыми группами входов схем сравнени  всех каналов сопр жени , выходы вторых формирователей импульсов всех каналов сопр жени  соединены с соответ ствующими входами четвертого элемента ИЖ, выход которого соединен со счетным входом второго счетчика. На чертеже приведена блок-схема устройства. Устройство содержит каналы -Ц сопр жени , генератор 2 импульсов, коммутатор 3, м -входные элементы ИЖ 4-7, групповой формирователь 8 импульсов, счетчики 9 и 10,блок II св зи. Каждый канал сопр жени  со94 держит блок 12 перезаписи, блок 13 запроса св зи, блок 14 пам ти, дешифратор 15 конца сообщени ,регистр 16 пам ти канала, схему 17 сравнеки , блок 18 адреса, формирователи 19 и 20 импульсов, элемент 21 задержки , элементы И 22 и 23. Схема включает j -канальный вход 24 устройства и выход 25. Устройство работает следующим образом. В исходном состо нии коммутатор 3 последовательно соеда1н ет генератор 2 импульсов с вторыми входами элементов И 23 каналов I сопр жени . Счетчики 9 и 10 и блоки 13 запросов св зи установлены в исходное состо ние. Регистры 16 пам ти каналов установлены в начальное состо ние, отличное от начальных позиций счетчиков 9 и 10. При по влении на входе одного из каналов сопр жени  сигналов запроса на обслуживание на выходе блока 13 по вл етс  разрешаюоц1й сигнал и импульс от генератора 2 поступает на стробируюкий вход регистра 16 пам ти канала. При этом происходит перезапись в регистр 16 состо ни  счетчика 9, присваива  данному каналу номер в соответствии с записанным кодом. Так как состо ние счетчиков 9 и 10 было одинаковым, то на выходе схемы 1 7 сравнени  по витс  сигнал, возвращающий блок 13 в исходное состо ние через формирователь 19. После перезаписи в регистр 16 пам ти данного канала состо ни  счетчика 9 через элемент ИЛИ 6 и групповой формирователь 8 импульсов изменитс  состо ние счетчика 9, которое далее в новом цикле может быть занесено в регистр пам ти канала, в котором произойдет срабатывание блока 13 запроса св зи. По вление разрешающего сигнала на выходе схе(-ы 17 сравнени  привода1т к разрешению формировани  блоком 17 . адреса номера канала сопр жени , постугтающему через элемент ИЛИ 4 в и блок I1 св зи на выход 25 устройства . Одновременно происходит перезапись информации с входов 24 канала сопр жени  через блок М работающего направлени  в блок 14 пам ти, а через врем , определ емое задержкой элемента 21, равной времени передачи номера канала, с блока 17 адреса происходит опрос блока 14 па$и м ти, информаци  с выхода блока 14 через элемент ИЛИ 4 поступает на выход устройства. Дал ее происходит аналогична  передача информации с других каналов сопр жени , имеющих информацию дп  передачи в ЭВМ. 23596 Таким образом, применение изобре тени  позвол ет оперативно передана информацию в автоматизированных системах управлени , например,о коли5 честве деталей с периферийных датчиков счета в ЭВМ в соответствии с приоритетностью, завис щей от готовности каналов сопр жени .

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ, содержащее генератор импульсов, коммутатор, блок согласования, два элемента ИЛИ и П каналов сопряжения, каждый из которых содержит первый элемент И, блок памяти, дешифратор конца сообщения, блок формирования адреса, при этом выход генератора импульсов соединен с первыми входами первых элементов И и входами опроса блоков формирования адреса всех каналов сопряжения, а выходы блоков формирования адреса через первый элемент ИЛИ соединены с. первым входом блока согласования, выход которого является выходом устройства, в каждом канале сопряжения выход первого элемента И соединен с входом опроса блока памяти, соединенного первым выходом с входом дешифратора конца сообщения, а вторым выходом блок памяти каждого канала соединен с соответствующим входом второго элемента ИЛИ, выход которого соединен с вторым входом блока согласования., отличающееся тем, что, с целью повышения быстродействия устройства, в него введены два счетчика, два элемента ИЛИ, формирователь счетных импульсов, а в каждый канал сопряжения введены блок перезаписи, дешифратор запроса связи, элемент задержки, два формирователя импульсов, второй элемент И, регистр памяти канала, схема сравнения, причем в каждом канале сопряжения информационные входы блока перезаписи и дешифратора запроса связи являются соответствующими канальными входами устройства, а выходы блока перезаписи соединены с информационными входами блока памяти, выход дешифратора запроса связи соединен с первым входом второго элемента И,выход которого связан со стробирующим входом регистра памяти канала, выходы которого соединены с первой группой входов схемы сравнения, выход которой через первый формирователь импульсов соединен с установочными входами блока формирования адреса и дешифратора запроса связи, со стробирующим входом блока перезаписи, выход схемы сравнения через элемент задержки соединен с вторым входом первого элемента И, выход дешифратора конца сообщения соединен с входом второго формирователя импульсов, выход которого соединен с первым установочным входом регистра памяти канала, выходы коммутатора соединены с соответствующими вторыми входами нто рых элементов И всех каналов сопряжения, выхода которых соединены с соответствующими входаьм третьего элемента ИЛИ, выход которого через формирователь счетных импульсов соединен со счетным входом первого счетчика, выходы которого связаны со вторыми установочными входами регистров памяти каналов всех каналов сопряжения, а выходы второго счетчика

   112359

   1 112359 соединены со вторыми группами входов схем сравнения всех каналов сопряжем ния, выходы вторых формирователей импульсов всех каналов, сопряжения соединены с соответствующими входами четвертого элемента ИЛИ, выход которого соединен со счетным входом второго счетчика.