SU750748A1 - Устройство дл контрол оконечных блоков системы передачи данных - Google Patents

Устройство дл контрол оконечных блоков системы передачи данных Download PDF

Info

Publication number
SU750748A1
SU750748A1 SU782605845A SU2605845A SU750748A1 SU 750748 A1 SU750748 A1 SU 750748A1 SU 782605845 A SU782605845 A SU 782605845A SU 2605845 A SU2605845 A SU 2605845A SU 750748 A1 SU750748 A1 SU 750748A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
control
address
Prior art date
Application number
SU782605845A
Other languages
English (en)
Inventor
Борис Вениаминович Гордин
Анатолий Михайлович Лаврентьев
Original Assignee
Предприятие П/Я А-7162
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7162 filed Critical Предприятие П/Я А-7162
Priority to SU782605845A priority Critical patent/SU750748A1/ru
Application granted granted Critical
Publication of SU750748A1 publication Critical patent/SU750748A1/ru

Links

Landscapes

  • Selective Calling Equipment (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОКОНЕЧНЫХ БЛОКОВ СИСТЕМЫ ПЕРЕДАЧИ ДАННЫХ Изобретение относитс  к радиотехнике и м жет использоватьс  дл  обмена информацией между блоками радиотехнических систем и процессорами. Известно устройство дл  контрол  оконечных блоков системы передачи данных, содержащее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адребов, элемента пам ти и коммутатора , выходы которого подключены к ин формационным входам элемента пам ти, управ л ющие входы которого соединены с управл ющими входами коммутатора и выходами дешифратора адресов, вход которого  вл етс  входом оконечного устройства 1. Однако известное устройство не обеспечивает точность ксштрол  целостности соединительных линий и информационной шины как на короткое замыкание, так и на обрыв. Цель изобретени  - повышение точности контрол . Дл  этого в устройство дл  контрол  оконечных блоков системы передачи данных, содержаш .ее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента пам ти и коммутатора выходы которого подключены к информационным входам элемента пам ти, управл ющие входы которого соединены с управл ющими входами коммутатора и выходами дешифратора адресов, вход которого  вл етс  входом оконечного устройства, введены дешифратор контрольного адреса, счетчик циклов, два ключа , ус1шитель, блок сравнени  кодов и последовательно соединенные первый элемент И, сумматор по модулю два, второй элемент И и регистр, выход которого подключен к первому входу первого ключа, выход которого соединен со входом счетчика циклов, выход которого подключен к первому входу второго ключа, входу первого элемента И и первому входу блока сравнени  кодов, второй вход которого соединен с выходом усилител , при этом выход датчика адресного сигнала подключен ко входу дешифратора контрольного адреса выход которого соединен со вторым входо у| регистра и вто рыми входами первого и второго ключа, выход которого Подключен ко входу усилител , а в каждый оконевдый блок введен элемент И, входы которого соединены с информационными входами элемента пакшти, пр чем выходы элементов И оконеиых блоков подключены ко второму входу сумматора по модулю два. На чертеже изобра кена структурна  электрическа  схема устройства дл  контрол  оконеч ,ных блоков системы передачи данных. Устройство содержит генератор импульсов I, датчик адресного сигнала 2, дешифратор контрольного адреса 3, счетчик циклов 4, два ключа 5 и 6, усилитель 7, блок сравнени  кодов 8, первый элемент И 9, сумматор по модулю два 10, второй элемент И 11, регистр 12, два. оконечных блока 13 и 14, каждый из которых состоит из дешифратора адресов 15 и 16, элемента пам ти 17 и 18, коммутатора 19 и 20, элемента И 2 и 22, а также информационна  шина 23. Устройство дл  кон рол  оконечных блоков системы перед Ш данных работает сладуюидим образом. В каждом цикле Дешифратор контрольного адреса 3 дешифрирует контрольный адрес. Это адрес (нри условии, что с регистра 12 поступает сшнал исправности через ключ 5) поступ ет на вход счетчика циклов 4, который мен ет код на своем выходе от цикла к циклуКод с выхода счетчика циклов 4 через ключ 6 и усилитель 7 поступает в информационную шину 23 и на один из входов блока сравнени кодов 8. Другой вход блока сравнени  кодов 8 подключен непосредстветю к выходу счетчика циклов 4. В , если хот  бы два пр вода информационной шины 23 окажутс  зако ченными межру собой или какой-либо провод окажетс  соедине}шым с корпусом, то в процессе счета наступит такое состо ние счетчика циклов 4, когда нарушитс  соответствие между передаваемь1м кодом с выхода счетчика циклов 4 и переданным кодом на выходе усилител  7. В этом случае на выходе блока сравнени  кодов 8 по витс  сигнал неисправности на короткое замыкание. Этот сигнал пройдет по второму элементу И 11 и зафиксируетс  на регистр 12 импульсом контрольного адреса, поступаюшим с выхода дешифратора контрольного адреса 3. Сигнал с выхода регистра 12 закроет ключ 5 и счетчик циклов 4 остановитс  в положении, в котором обнаружитс  неисправность на короткое замыкание. При отсутствии неисправности на короткое замыкание в процессе счета счетчик циклов 4достигает состо ни  максимального кода ( по всем разр дам). В этом случае, ес.ш1 в одном из оконечных блоков 13 или 14 произойдет соединительного провода 1шформационной шины 23, то не выполнитс  условие совпадени  ед1шиц по всем входам на э))ементах И 21 или 22 и на их выходах по витс  сигнал неисправности на обрыв. При этом нарушитс  соответствие между выходом первого элемента И 9 и выходами элементов И 21 или И 22 оконечных блоков 13 или 14. Указанное несоответствие вы витс  на сумматоре по модулю два 10 и на его выходе по витс  сигнал обрыва, который через второй элемент И 11 также будет зафиксирован на регистре 12. По вление неисправности на обрыв, также как и по вление неисправности на короткое замыкание, приведет к тому, что на выходе регистра 12 сформируетс  сигнал обшей неисправности. Этот сигнал закроет ключ 5и остановит счетчик циклов 4 в состо нии, при котором обнаружен обрыв соединительной линии информационной Ш1шы 23 в одном из оконечных блоков 13 или 14. Формула и.з обретени  Устройство дл  контрол  оконечных блоков системы передачи данных, содержащее пскледовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента пам ти и коммутатора, выходы которого подключены к информационным входам элемента пам ти, управл ющие входы которого соединены с управл ющими входами коммутат°Р выходами дешифратора адресов, вход которого  вл етс  входом оконечного устройства , отличающеес  тем, что, с целью повышени  точности контрол , введены дешифратор контрольного адреса, счетчик цик ключа, усилитель, блок сравнени  кодов и последовательно соединенные первый элемент И, сумматор но модулю два, второй элемент И и регистр, выход которого подключен к первому входу первого ключа, которого соединен со входом счетчика циклов, выход которого подключен к первому входу второго ключа, входу первого элемента И и первому входу блока сравнени  кодов, второй вход которого соединен с выходом усилител , при этом выход датчика адресного сигнала подключен ко входу дешифратора контрольного адреса, выход которого соединен со вторым входом регистра и вторыми входами первого и второго ключа, выход которого подключен
ко входу усилител , а в каждый оконечный блок введен элемент И, входы которого соединены с информацио1шыми входами элемента пам ти, причем выходы элементов И оконечных блоков подключены ко второму входу сумматора по модулю два.
7507486
Источники информации, прин тые во внимание при экспертизе 1. Нику И. Д. Стандартные сопр жени  внешних устройств микропроцессоров сборник ТИИЭР Техника и применение микропроцессоров , т. 64, 1976, с, 82-85 (прототип)

Claims (1)

  1. Формула изобретения
    30 Устройство для контроля оконечных блоков системы передачи данных, содержащее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый 35 из которых состоит из дешифратора адресов, элемента памяти и коммутатора, выходы которого подключены к информационным входам элемента памяти, управляющие входы которого соединены с управляющими входами коммута40 тора и выходами дешифратора адресов, вход которого является входом оконечного устройства, отличающееся тем, что, с целью повышения точности контроля, введены дешифратор контрольного адреса, счетчик цик45 лов, два ключа, усилитель, блок сравнения кодов и последовательно соединенные первый элемент И, сумматор по модулю два, второй элемент И и регистр, выход которого подключен к первому входу первого ключа, выход которо5θ го соединен со входом счетчика циклов, выход которого подключен к первому входу второго ключа, входу первого элемента И и первому входу блока сравнения кодов, второй вход которого соединен с выходом усилителя, при 55 этом выход датчика адресного сигнала подключен ко входу дешифратора контрольного адреса, выход которого соединен со вторым входом регистра и вторыми входами первого и второго ключа, выход которого подключен ко входу усилителя, а в каждый оконечный блок введен элемент И, входы которого соединены с информационными входами элемента памяти, причем выходы элементов И оконечных блоков подключены ко второму входу сумматора по модулю два.
SU782605845A 1978-04-17 1978-04-17 Устройство дл контрол оконечных блоков системы передачи данных SU750748A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782605845A SU750748A1 (ru) 1978-04-17 1978-04-17 Устройство дл контрол оконечных блоков системы передачи данных

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782605845A SU750748A1 (ru) 1978-04-17 1978-04-17 Устройство дл контрол оконечных блоков системы передачи данных

Publications (1)

Publication Number Publication Date
SU750748A1 true SU750748A1 (ru) 1980-07-23

Family

ID=20760322

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782605845A SU750748A1 (ru) 1978-04-17 1978-04-17 Устройство дл контрол оконечных блоков системы передачи данных

Country Status (1)

Country Link
SU (1) SU750748A1 (ru)

Similar Documents

Publication Publication Date Title
US4554461A (en) Information transmitting apparatus
SU750748A1 (ru) Устройство дл контрол оконечных блоков системы передачи данных
JPH0376508B2 (ru)
SU851391A1 (ru) Адаптер канал-канал
SU401996A1 (ru) В п т б
SU723676A1 (ru) Устройство дл контрол посто нной пам ти
SU1115064A2 (ru) Устройство дл проверки монтажа
SU1112359A1 (ru) Устройство дл сопр жени
SU1005063A2 (ru) Система дл контрол электронных устройств
SU1539784A1 (ru) Дешифратор на N входов с контролем
SU1418690A1 (ru) Устройство дл ввода информации
SU1520483A1 (ru) Устройство дл контрол
SU781805A1 (ru) Устройство сопр жени
SU884147A1 (ru) Устройство контрол счетчика
RU2037873C1 (ru) Устройство для мажоритарного выбора сигналов
SU1182506A1 (ru) Устройство дл ввода информации
SU851389A2 (ru) Устройство сопр жени
SU628490A2 (ru) Устройство дл сопр жени электронной вычислительной машины с каналами св зи
SU1201828A1 (ru) Устройство дл ввода информации от двухпозиционных датчиков
SU754430A1 (ru) Устройство для проверки электрического монтажа
SU1304031A1 (ru) Устройство дл сопр жени в резервированной многопроцессорной системе
SU1196919A1 (ru) Устройство дл контрол перфоленты
SU1388870A1 (ru) Устройство дл контрол информации
SU1277126A1 (ru) Устройство дл сопр жени электронной вычислительной машины с дискретными датчиками
SU1089585A1 (ru) Устройство сбора и обработки информации дл систем контрол