SU1539784A1 - Дешифратор на N входов с контролем - Google Patents
Дешифратор на N входов с контролем Download PDFInfo
- Publication number
- SU1539784A1 SU1539784A1 SU884405204A SU4405204A SU1539784A1 SU 1539784 A1 SU1539784 A1 SU 1539784A1 SU 884405204 A SU884405204 A SU 884405204A SU 4405204 A SU4405204 A SU 4405204A SU 1539784 A1 SU1539784 A1 SU 1539784A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decoder
- inputs
- elements
- group
- input
- Prior art date
Links
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении узлов дискретных устройств, вход щих в состав блоков пам ти и процессоров. Цель изобретени - сокращение аппаратурных средств дешифратора. Трехвходовой дешифратор содержит группу сумматоров 5-7 по модулю два, группу элементов ИЛИ 20 и элементы НЕ 21, 22. В рабочем режиме на вход 4 задани режима работы дешифратора подаетс единичный сигнал. В этом случае при подаче на группу информационных входов 1-3 дешифраторов кодового числа по вл етс сигнал на соответствующем выходе 23-30 дешифратора. Проверка работы дешифратора осуществл етс путем подачи на входы 1-4 дешифратора трех кодовых комбинаций: 1110, 0000, 0001. При правильной работе дешифратора на его контрольных выходах 31, 32 по в тс комбинации 10, 00, 01 соответственно. 1 ил., 2 табл.
Description
СП
оэ
Ј
00 4
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении узлов дискретной техники, вход щих в состав блоков пам ти и процессоров.
Целью изобретени вл етс сокращение аппаратных затрат дешифратора.
На чертеже приведена функциональна схема трехвходового дешифратора с контролем.
На чертеже обозначены: 1-3 - группа информационных входов дешифратора; 4 - вход задани режима работы дешифратора; 5-7 - группа сумматоров по модулю два; 8-15 - группа элементов И; 16-19 - элементы И; 20 - элемент ИЛИ; 21 и 22 - элементы НЕ; 23- 30 - группа информационных выходов дешифратора; 31 и 32 - контрольные вы ходы дешифратора.
Дешифратор работает следующим образом .
В рабочем режиме на вход 4 дешифратора подастс единичный сигнал. При этом каждый из сумматоров 5-7 по модулю два группы реализует функцию инверсии входного информационного сигнала. В зависимости от значени кода, приход щего на информационные входы 1,2 и 3 группы дешифратора, на входы одного из 2h элементов И 8-15 группы по вл етс единичный сигнал, который передаетс на соответствующий из информационных выходов 23-30 группы дешифратора .
Состо ние информационных выходов дешифратора в зависимости от входного кода характеризуетс табл.1.
При контроле решаетс задача обнаружени любых кратных неисправностей типа константа НОЛЬ и константа ЕДИНИЦА . Константные неисправности вл ютс модел ми физических неисправное- тей типа обрыв и короткое замыкание.
В режиме контрол на вход 4-дешифратора подаетс нулевой потенциал. При этом сумматоры 5-7 по модулю два группы передают без искажени входные информационные сигналы. На информационные входы 1 , 2 и 3 группы дешифратора подаетс первый тестовый набор 111. При этом на всех выходах 2 элементов И 8-15 группы - по вл ютс единичные сигналы, что приводит к по в- лению единичного сигнала на выходах первого элемента И 16 и элемента ИЛИ 20, нулевого сигнала на выходе второ
,
5
5 Q
0
Q
5
55
го элемента И 17 и кода 10 на первом и втором контрольных выходах 31 и 32 дешифратора.
После проверки дешифратора первым тестовым набором необходимо подать на его информационные входы 1-3 группы вторую тестовую комбинацию 000. При этом в случае исправности дешифратора на всех выходах 2 элементов И 8-15 группы, элементов И 16-19 и элемента ИЛИ 20 устанавливаютс нулевые сигналы, а на контрольных выходах 31 и 32 дешифратора устанавливаетс код 00.
Перва и втора тестовые комбинации обеспечивают проверку информационных входов 1-3 группы дешифратора, выходов сумматоров 5-7 по модулю два группы, элементов И 8-15 группы, элементов И 16 и 18, элемента ИЛИ 20 и элемента НЕ 21, но не обеспечивают полную проверку входа 4 дешифратора, выходов элементов И 17 и 19 и элемента НЕ 22, Дл обеспечени полной проверки входа 4 дешифратора, элементов И 17 и 19 и элемента НЕ 22 используетс треть тестова комбинаци . В этом случае на вход 4 дешифратора по- д#етс на единичный сигнал, а на информационные входы 1-3 группы дешифратора - код 000. При исправных сумматорах 5-7 по модулю два группы на их выходах возникает единичный сигнал, что приводит к возникновению единичного сигнала на выходе первого элемента И 8. группы и нулевого сигнала на выходах элементов И 9-15 группы и элемента И 16, на выходе элемента ИЛИ 20 устанавливаетс единичный сигнал, на выходе элемента НЕ 21 - также единичный сигнал. Это приводит к по влению единичного сигнала на выходе элемента И 17 и нулевого на выходе элемента НЕ 22. При этом на контрольных выходах 31 и 32 дешифратора устанавливаетс код 01.
Claims (1)
- Анализ работы дешифратора при других значени х информационных сигналов , приведенных в табл.2, показывает , что в случае наличи в дешифраторе какой-либо единичной или кратной неисправности рассматриваемого типа при подаче тестового сигнала на входы дешифратора измен етс код на его контрольных выходах 31 и 32. Формула изобретениДешифратор на п входов с контролем, содержащий группу из п сумматоров помодулю два, группу из 2П элементов И, элемент ИЛИ и первый элемент И, причем первые входы сумматоров по модулю два группы образуют группу информационных входов дешифратора, выходы элементов И группы соединены с соответствующими входами элемента ИЛИ и образуют группу информационных выходов дешифратора, выходы элементов И груп- пы, кроме первого, соединены с соответствующими входами первого элемента И, входы элементов И группы подключены к информационным входам дешифрачающийс тем, что, с целью сокращени аппаратурных затрат, он содержит второй, третий и четвертый элементы И и два элемента НЕ, причем выход первого элемента И через первы элемент НЕ соединен с первым входом второго элемента И, выход которого через второй элемент НЕ соединен с первым входом третьего элемента И, выход первого элемента НЕ соединен с первым входом четвертого элемента И информационные входы дешифратора сое динены с соответствующими входами эл мента ИЛИ и второго элемента И, вытора и выходами сумматора по модулю jgдва группы, образу все возможные п- ход элемента ИЛИ соединен с вторымиразр дные комбинации этих сигналов,вторые входы сумматоров по модулюдва группы подключены к входу заданирежима работы дешифратора, о т л и - 20 РатоРаТаблицавходами третьего и четвертого элемен тов И, выходы которых вл ютс первы и вторым контрольными выходами дешифГчающийс тем, что, с целью сокращени аппаратурных затрат, он содержит второй, третий и четвертый элементы И и два элемента НЕ, причем выход первого элемента И через первый элемент НЕ соединен с первым входом второго элемента И, выход которого через второй элемент НЕ соединен с первым входом третьего элемента И, выход первого элемента НЕ соединен с; первым входом четвертого элемента И, информационные входы дешифратора соединены с соответствующими входами элемента ИЛИ и второго элемента И, вывходами третьего и четвертого элементов И, выходы которых вл ютс первым и вторым контрольными выходами дешифГИнформационный вход1II23 I 24 1 2526 1 27 I 28 29 1 30Информационный выходТаблица 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884405204A SU1539784A1 (ru) | 1988-04-06 | 1988-04-06 | Дешифратор на N входов с контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884405204A SU1539784A1 (ru) | 1988-04-06 | 1988-04-06 | Дешифратор на N входов с контролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1539784A1 true SU1539784A1 (ru) | 1990-01-30 |
Family
ID=21366647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884405204A SU1539784A1 (ru) | 1988-04-06 | 1988-04-06 | Дешифратор на N входов с контролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1539784A1 (ru) |
-
1988
- 1988-04-06 SU SU884405204A patent/SU1539784A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 873235, кл. G 06 F 5/02, G 06 F 11/26, 1979. Авторское свидетельство СССР № 1038934, кл.С 06 F 5/02, G 06 F 11/26, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1539784A1 (ru) | Дешифратор на N входов с контролем | |
US3573445A (en) | Device for programmed check of digital computers | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1037261A1 (ru) | Устройство дл контрол цифровых блоков | |
RU2037873C1 (ru) | Устройство для мажоритарного выбора сигналов | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU1636847A2 (ru) | Устройство обмена данными | |
SU1166107A1 (ru) | Устройство управлени | |
SU1203710A1 (ru) | Самопровер емый тестер дл кода 3 из 8 | |
SU809146A1 (ru) | Устройство дл сопр жени | |
SU842611A1 (ru) | Устройство дл определени знакаРАзНОСТи дВуХ иМпульСНыХ пОСлЕдОВАТЕльНОСТЕй | |
SU1465892A1 (ru) | Устройство дл моделировавани технологии программировани | |
RU1778765C (ru) | Устройство дл проверки монтажа | |
KR950005560B1 (ko) | 타이머 시스템 | |
SU1121669A1 (ru) | Устройство дл сравнени числа единиц в двоичных кодах | |
SU1161945A1 (ru) | Устройство дл визуального контрол пульта электронной вычислительной машины | |
SU1101829A1 (ru) | Многоканальное устройство контрол дл управл ющих вычислительных систем | |
SU1282335A1 (ru) | Самопровер емое устройство дл контрол кода "3 из 6 | |
RU6251U1 (ru) | Имитатор ир-60 для отладки корабельных цифровых управляющих систем | |
SU1381503A1 (ru) | Микропрограммное устройство управлени | |
SU788378A1 (ru) | Устройство контрол кода "1 из | |
SU813436A2 (ru) | Устройство дл контрол логическихСХЕМ | |
SU1016785A1 (ru) | Устройство переменного приоритета | |
SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
SU1138806A1 (ru) | Устройство дл моделировани сетей |