SU1157544A1 - Устройство дл функционально-параметрического контрол логических элементов - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ФУМКЩЮНАЛЬНО-ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со счетным входом второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресньт входом.мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства, отличающеес  тем, что, с целью увеличени  быстродейс тви  устройства, в него введены третий счетчик, формирователь импульсов и элемент ИЛИ, выход которого подкхйочен к установочным входам первого и второго счетчиков , первый вход через формирователь импульсов - к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход элемента ИЛИ соед1тен с вторым входом устройства, с установочным входом третьего счетчика и с четвертым входом сигнатурного анализатора, второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а п тые входы сигнатурного анализатора соединены с третьими входами устройства. 2. Устройство по п. i, о т л и чающеес  тем, что сигнатурный анализатор содержит Т-триггер, соединенный Т-входом с третьим входом анализатора, установочньш входом с установочным входом Г -триггера i И с четвертым входом сигнатурного (Л анализатора, инверсным выходом С первым управл ющим входом формировател  сигнатур, соединенного информационным входом с вторым входом анализатора, синхровходом - с синхровходом регистра сдвига и с первым входом анализатора, вторьп-: управл ющим входом - с первьм выходом регистра сдвига, соединенного управл ющим СП входом с пр мым выходом Т-триггера, вторым выходом - с управл ющим вхоСП дом параллельного регистра, соеди4: 4аь ненного информационными входами с выходами формировател  сигнатур, выходами - с первыми входами элемен- . та сравнени , соединенного вторыми входами с п тыми входами сигнатурного анализатора, выходом - с Г входом D-триггера, ссрдикеиного выходом с вторым . выходом анализатора , С-входом - с третьим пыхолом регистра сдвига и с первым выходом сигнатурного анализатора.

Description

1 1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  выходного , а также функционально-параметрического контрол  интегральных микросхем, в том числе совместно с автоматами контактировани .

Известно устройство дл  контрол  логических блоков, содержащее генератор тестов, блок управлени , эталонный блок, контролируемый блок блоки сравнени , блок регистрации сбоев, индикатор ошибок, формирователь пакета импульсов, распределитель потенциалов, мультиплексор, сумматор, регистр сдвига, индикатор исправности эталонного блока и дешифратор l .

Недостатками этого устройства  вл ютс  его сложность и ограниченною функциональные возможности, обусловленные сложностью пере.настройки устройства с контрол  блоков одндго типа на другой.

Наиболее близким к изобретению  вл етс  устройство дл  функционально-параметрического контрол  логиче ких элементов, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, с счетным входом второго счетчика и с первым выходом устройства, первый вход устройства соединен с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресны входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства 2.

Однако низкое быстродействие известного устройства обусловлено тем, что в нем не ограничиваетс  число циклов контрол  и, кроме того

следукнций цикл контрол  начинаетс  через врем , равное длительности цикла, после окончани  предьодущего цикла контрол .

Число циклов контрол  обуславливаетс  компромиссом между требовани ми обеспечени  достаточного быстродействи  устройства и требовани ми обеспечени  высокой надежности контрол . Например, при функциональнопараметрическом контроле логических

75442.

элементов, предн(азмаченньгх дл  применени  в специальной аппаратуре, веро тность попадани  -бракованной или нестабильно работающей микросхемы

5 в годные не должна превышать некоторой специфичной дл  каждого случа  величины Р. Дл  каждой Р может быть получено свое необходимое число циклов N . Результат годен

o достигаетс  при этом при условии

получени  годного результата в каждом цикле контрол . Установлено, что в большинстве случаев N 10-20,

В каждом цикле контрол  необходи5 МО осуществить полный цикл переключени  первого и второго счетчиков и получить ксмтрольную сигнатуру, а также обработать ее (сравнить с эталонной , выдать результат контрол ,

jj: подготовить устройство к дальнейшей работе и т.д. ).За врем  обработки сигнатуры первого и второго счетчиков уход т из своего исходного нулевого состо ни  и поэтому дл  поиска

, следующего контрол  необходимо ждать их установки в ноль, что .приводит к увеличению затрат времени на контроль и снижению быстродействи  устройства.

Цель изобретени  - увеличение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  функционально-параметрического контрол  логических элементов, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика , выход которого соединен с входом дешифратора, со счетным входом

0 второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым )зходом сигнатурного анализатора, выход второго счетчи|1:а соединен с адресным входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства,

0 введены третий счетчик, фармирователь импульсов и элемент ИЛИ, выход которого подключен к установочным

;; входам первого и второго счетчиков,

первый вход через формирователь 55 импульсов - к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход элемента ИЛИ соединен с вторьгм входом устройства, с установочнь:м входом третьего счетчика и с четвертым входом сигнатурного анализaTopaj второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвер тым выходом устройства, а п тые вхо ды сигнатурного анализатора соединены с третьими входами устройства. Причем сигнатурный анализатор со держит Т-триггер, соединенный Твходом с третьим входом анализатора , установочным входом - с установочным входом 15 -триггера и с четвертым сигнатурного сигнали затора , инверсным выходом - с первым управл ющим входом формировател сигнатур, соединенного информационным входом с вторым входом сигнатур ного анализатора, синхровходом с синхровходом регистра сдвига и с первым входом анализатора, вторым управл ющим входом с первым выходом регистра сдвига, соединенного управл ющим входом с, пр мым выходом Т-триггера, вторым выходом - с управл ющим входом параллельного регистра, соединенного информационными входами с выходами формировате л  сигнатур, выходами - с первым входами элемента сравнени , соедине ного вторыми входами с п тыми входа сигнатурного анализатора, выходом с D ВХОДОМ Б-триггера, соединенно го выходом с вторым выходом сигнатурного анализатора, С-входом - с третьим выходом регистра сдвига и с первым выходомсигнатурного анали затора. На фиг. 1 представлена структурна  схема устройства; на фиг. 2 структурна  схема сигнатурного анализатора; на фиг. 3 - временные диа раммы работы устройства. Устройство содержит тактовый ген ратор 1, дешифратор 2, необходимый дл  формировани  тестовых сигналов дл  несовместимых входов контроли-. руемого логического элемента 3, пер вый счетчик 4, выход 5 тактового генератора 1, мультиплексор 6, второй счетчик 7, сигнатурный анализатор 8, третий счетчик 9,формирователь 10 импульса, элемент ИЛИ 11, третий вход 12,третий выход 13, четвертый выход 14, второй вход 15, выход 16 старшего разр да счетчика 7. Сигнатурный анализатор 8 содержит Т-триггер 17, формирователь 18 сигнатур, регистр 19 сдвига, параллельный регистр 20, элемент 21, Г -триггер 22.. Устройство рабо-.йет следующим образом. На вход 15 устройства поступает сигнал запуска, который устанавливает в исходное состо ние сигнатурный анализатор 8 и счетчик 9.циклов, а также, пройд  через элемент ИЛИ 11, устанавливает все разр ды счетчиков 4 и 7 в состо ние логической 1. . После окончани  сигнала  апуска (момент времени о фиг, 3) первый тактовый импульс, поступающий с выхода 5 генератора 1 на счетный вход первого счетчика 4, переводит . все разр ды счетчиков 4 и 7 в состо ние логического О (,фиг. 3), При этом на управл ющий вход сигнатурного анализатора 8 поступает отрицательный перепад напр жени , по которому он переходит в режим формировани  сигнатуры, при этом начинаетс  цикл контрол . С приходом следующих тактовых импульсов от генератора 1 осуществл етс  полный перебор всех необходимых стимулирующих воздействий на входах элемента 3, определ емых состо нием счетчиков 4 и 7 от 00...О до 11... 1.Выходной двоичный вектор логического элемента 3, образованный последовательным совмещением выходных векторов каждого из выходов элемента 3 на тактовую последовательность, через мультиплексор поступает на сигнатурный анализатор 8, где полученна  сигнатура сравниваетс  с эталонной . После перебора всех состо ний все разр ды счетчиков 4 и 7 наход тс  в состо нии логической 1 и в момент 2 (фиг. 3 ) переход т в состо ние логического О. При этом цикл контрол  (окно) заканчиваетс  и сигнатурный анализатор 8 переходит в режим обработки сигнатуры , запреща  прием входного вектора. Далее с приходом тактовых импульсов в моменты времени Ij, -t , -fcj в сигнатурном анализаторе 8 происходит регистраци  полученной сигнатуры, подготовка к приему следующей сигнатуры и формирование на выходе сигнатурного анализатора 8 сигнала Брак/ годен, который поступает на выход 13 устройства. Кроме того,   момент времени ty на выходе сигнатурного анализатора 8 формируетс  сигнал окончани  режима обработки сигнатуры который переводит счетчик 9 в следую щее состо ние, а, поступа  на вход формировател  10 импульса, вырабатывает на его выходе короткий импульс который, пройд  через элемент ИЛИ 1I устанавливает все разр ды счетчиков 4 и7 в.состо ние логической 1. Очередной тактовый импульс в момент времени t((фиг. 4 ) перебрасывает все разр ды счетчиков 4 и 7 в состо ние логического О, при этом анализатор 8 переходит в режим фор .мировани  сигнатуры и цикл контрол  повтор етс . В конце N-ro цикла контрол  данного логического элемента (N- число состо ний счетчика 22 циклов) на выходе переноса счетчика циклов вырабатываетс  импульс, который поступает На. выход 14 устройства. С приходо след щего импульса запуска на вход 15 устройства его работа протекает аналогично. Сигнатурный анализатор 8 работает следующим образом. Импульс запуска, поступающий на вход сигнатурного анализатора с входа 13 устройства, устанавливает Т-триггер 17 и D-триггер 22 в состо ние логического О, Отрицательный перепад напр жени  (из логической 1 в логический О ), поступающий на управл ющий вход сигнатурного анализатора 8 со старшего разр да счетчика 7 переводит Т-триггер 17 в состо ние логической l (момент времени i,фиг.4) При зтом в анализаторе 8 устанавливаетс  режим формировани  сигнатуры С инверсного выхода Т-триггера 17 на вход формировател  18 сигнатур поступает уровень логического О, разреша  прием входного контролируе мого вектора по информационному входу сигнатурного анализатора 8. G пр мого.выхода Т-триггера 17 на управл ющий вход регистра 19 сдвига поступает уровень логичейкой 1, который по тактовому импульсу, поступа .ющему; н-а синхровход регистра 1 сдвиг;а5 устанавливает все его разр  ды в состо ние логической Г . Отрицательньй перепад йапр же ни  поступающий на вход сигнатурного анализатора 8 со старшего разр да счетчика 7 в момент времени t 1 46 переводит Т-триггер 17 в состо ние логического О. При этом в сигиату ном анализаторе 8 устанавливаетс  режим обработки сигнатуры. На вход формировател  18 сигнатур поступаем уровень логической 1, с инверсного выход Т-триггер I7, запреща  прием входного вектора. На управл ющий вход регистра 19 сдвига с пр мого выхода Т-триггера 17.поступает уровень логического О, устанавлива  в нем режим сдвига.С приходом очередного тактового импульса (3i фиг. 3) на выходе регистра 19 сдвига формируетс  сигнал логического О, который своим срезом записывает в параллельный регистр 20 сформированную в форкшрователе 18 сигнатуру. При этом элемент 21 сравнени  сравнивает полученную сигнатуру с эталонной, котора  поступает на вход сигнатурного анализатора устройства. При несовпадении сравниваемых сигнатур на выходе элемента 2I сравнени  формируетс  уровень логической 1. Следующий тактовый импульс, поступающий в момент времени с регистра 19 сдвига, устанавливает формирователь 18 сигнатур в исходное (нулевое )состо ние, подготавлива  его тем самым к приему следующего двоичного вектора. Срезом, сигнала, сформированного на третьем выходе регистра 19 сдвига (-tg фиг. 3), в D-триггер 22 записываетс  информаци , полученна  на выходе э 1емента 21 сравнени , т.е. результат контрол . Кроме того, сигнал с третьего выхода регистра 19 сдвига поступает на выход анализатора 8 и на выход 13 устройства. Следующий отрицательный перепад, поступающий на управл ющий вход сигнатурного анализатора 8, в момент времени снова переводит его в режим формировани  сигнатуры и далее сигнатурный анализатор 8 работает аналогично. Таким образом, за счет введени  счетчика 9, формировател  10 и элемента ИЛИ I1 обеспечиваетс  переход к следующему циклу контрол  сраэу после окончани  обработки сигнатуры в данном цикле, что суп;ественно повышает быстродействие устройства.

Фмг;2

Фиг.З

Claims (2)

1. УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНО-ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со счетным входом второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресным входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства, отличающееся тем, что, с целью увеличения быстродействия устройства, в него введены третий счетчик, формирователь импульсов и элемент ИЛИ, выход которого подкгвочен к установочным входам первого и второго счетчиков, первый вход через формирователь импульсов - к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход элемента ИЛИ соединен с вторым входом устройства, с установочным входом третьего счетчика и с четвертым входом сигнатурного анализатора, второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а пятые входы сигнатурного анализатора соединены с третьими входами устройства.

2. Устройство по п. ^отличающееся тем, что сигнатурный анализатор содержит Т-триггер, соединенный Т-входом с третьим входом анализатора, установочным входом с установочным входом D -триггера Q и с четвертым входом сигнатурного анализатора, инверсным выходом с первым управляющим входом формирователя сигнатур, соединенного информационным входом с вторым входом анализатора, синхровходом - с синхро- 5 входом регистра сдвига и с первым входом анализатора, вторым управляющим входом - с первым выходом регистра сдвига, соединенного управляющим входом с прямым выходом Т-триггера, вторым выходом - с управляющим входом параллельного регистра, соединенного информационными входами с выходами формирователя сигнатур, выходами - с первыми входами элемента сравнения, соединенного вторыми входами с пятыми входами сигнатурного анализатора, выходом - с Гвходом D-триггера, соединенного выходом с вторым . выходом анализатора, С-входом - с третьим выходом регистра сдвига и с первым выходом сигнатурного анализатора.

1 1157544 2