SU911728A1 - Коммутатор - Google Patents

Description

(54) КОММУТАТОР

Устройство относитс  к радиоэлектроиике и может быть применено в различных устройствах контрол .

Известны коммутаторы, примен ющиес  в- системах контрол , при обегающем контроле контролируемых точек , содержащие управл емые коммутационные элементы и обеспечивающие коммутацию входных сигналов по коммутирующим входам 1.

Однако в данных коммутаторах дл  обнаружени  ошибки в коммутировании необходимо примен ть дополнительную обработку.

Наиболее близок к предлагаемому коммутатор, содержащий триггеры, диодный дешифратор и корректирующее устройство, каждый выход дешифратора через дифференцирующую цепь и схемы антисовпадени  выбора отрицательного и положительного импульсов , вторые входы которых срединены со входом первого триггера коммутатора , соединен с шиной сброса триггеров , к которой также подключены попарно соседние выходы дешифратора через схемы антисовпадени  и инвертор 2 .

Известный коммутатор позвол ет мгновенно обнаружить ошибку. Однако

при ее обнаружении на определенном такте коммутации сбрасываетс  в исходное состо ние и коммутатор повтор ет предыдущие такты, при которых ошибок в работе коммутатора не произошло . При этом такт, в.котором произошла ошибка в работе коммутатора задерживаетс  на врем , необходимое дл  проведени  предыдущих тактов.

10 Тактам коммутации соответствуют коммутируемые точки. Применение коммутатора вызывает значительную неравномерность моментов подключени  контролируемых точек и снижение быстро15 . действи . Поэтому эффективность его работы при необходимости равномерного распределени  моментов подключени  контролируемых точек - низка .

Цель изобретени  повышение быст20 родействи  работы крммутатора.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в коммутатор, содержащий триггеры и дешифратор, каждый выход которого соединен через дифференцирующую цепь со схемой айтисовпадани  выбора положительного импульса и через схему антисовпадени  выбора отрицательного импульса - со входом первого инвертора, вторые входы 0 схем антисовпадени  выбора отрицательного и положительного импульсов подключены ко входу первого триггера , кроме этого, соседние выходы д€2шифратора попарно подключены через схемы антисовпадени  выбора отрицательного импульса ко входу второго инвертора, введены дополнительна  схема антисовпадени  выбора положительного импульса/ вентильна  t:xeMa, регистр, установочные входы которого соединены с соответствующими вьгходами триггеров, а синхронный вход подключен к выходу дополнительной схемы антисовпадени  выбора положительного импульса, один вход которой соединен со входом первого триггера, другой - с выходом дополнительного инвертора, выходы регистра соединены со входами вентильной схемы, выходы которой подключены к соответствующим установочным входам триггеров, а ее синхронный вход соединен с выходами первого и второго инверторов, выходом схемы антисовпадени  выбора положительного импульс 1 и входом дополнительного инвертора , На чертеже дана блок-схема предл гаемого коммутатора. Плечи триггеров 1, соединенных по счетной .схеме, подключены к дешифра тору 2 с К 2 выходами коммутирую щих потенциалов. Каждый выход дешиф ратора 2 через дифференцирующие цепи 3 подключен ко входам Охемы 4 ан тисовпадени  выбора положительного импульса и схемы 5 совпадени  выбора отрицательного импульса, вторые входы которых подключены ко входу первого триггера 1. Выход схемы 5 а тисовпадени  подключен ко входу инвертора 6. I Каждый из соседних выходов комму тирующих шин попарно подключен к схемам 7 антисовпадени , выходы кот рых соединены со входом инвертора 8 Выходы инверторов 6 и 8 и выход схемы 4 антисовпадени  подключены к входу дополнительного инвертора 9 и синхронному входу 10 вентильной схе мы 11 Выход дополнительной схемы 1 антисовпадени  выбора положительного импульса, один вход которой подключен к выходу инвертора 9, другой ко входу первого триггера 1, соедин с синхронным входом 13 регистра 14. Установочные входы регистра 14 подключены к соответствующим выходам триггеров 1. Выходы регистра 14 соединены со входами вентильной схе мы 11, выходы которой подключены к соответствующим установочным входам триггеров 1, Посто нные времени цепей емкости 15 и резистора 16 схем 7, подключен ные к выходам дешифратора 2 с меньшим пор дковым номером, больше в 10 раз посто нных време и цепей зар да емкости и регистра, подключеннЕзГх к соседним выходам дешифратора 2 с большими на единицу пор дковыми номерами . Коммутатор работает следующим образом . Перед поступлением очередного тактового импульса в триггерах 1 и регистре 14 находитс  один и тот же код. В случае безошибочнойработы при поступлении тактового импульса на вход первого триггера 1 на соответствующем выходе дешифратора 2 по вл етс  отрицательный коммутирующий потенциал. Продифференцированный схемой 3 передний фронт коммутирующего потенциала поступает на схемы 4 и 5 антисовпадени . В схемах 4 и 5 антисовпадени  отрицательный импульс от дифференцировани  переднего фронта коммутирующего потенциала компенсируетс  положительным тактовым импульсом (ТИ) и на синхронном входе 10 вентильной схемы 12 антисовпаденй  импульс не по вл етс , при этом на синхронный вход 13 регистра 14 через дополнительную схему антисовпадени  12 поступает ТИ и в регистр 14 записываетс  новый код из образованного триггерами счетчика. В схеме 7 антисовпадени  медленно зар жаетс  емкость 15 до максимального значени  коммутирующего потенциала и на выходе дифференцирующей цепи 15,16 схемы 7 импульс не по вл етс . I В случае несрабатывани  коммутатора от очередного ТИ, на выходе схемы 3 не по вл етс  отрицательный импульс от дифференцировани  переднего фронта коммутирующего потенциала и положительный ТИ,- пройд  через схему 4 антисовпадени  и инвертор 9, поступает на один из входов схемы 12 антисовпадени  и компенсирует положительный ТИ, поступающий на второй из входов схемы 12 антисовпадени . При этом на синхронный вход 13 регистра 14 импульс не поступает и в нем код не измен етс . Одновременно ТИ через схему 4 поступает на синхронный вход 10 вентильной схемы 11. При этом код из регистра 14, равный предыдущему коду счетчика, образованного триггерами 1, записываетс  в последний и в результате повтор етс  такт, в котором пррисходит сбой в работе коммутатора. В случае произвольного срабатывани  коммутатора на выходе схемы 3 по вл етс  отрицательный импульс от дифференцировани  переднего фронта , коммутирующего потенциала, который через схему 5 антисовпадени  и инвертор 6 поступает непосредственно на синхронный вход 10 вентильной схемы 11 и через инвертор 9 на один из входов схемы 12 антисовпадени , котора  не пропускает его на синхронный вход 13 регистра 14 из-за со ответствующего включени  диода. При этом код в регистре 14 не измен етс Одновременно поступивший на синхрон ный вход 10 вентильной схемы 11 импульс открывает ее, код из регистра 11, равный предыдущему коду- счет чика образованного триггерами Г, записываетс  в последний и .в резуль тате повтор етс  такт, в котором происходит сбой в работе коммутатор В случае по влени  коммутирующего потенциала от очередного ТИ на любом выходе, кроме следующего, емкость 15 в схеме 7, включенной между выходом дешифратора 2у на котором по  вл етс  коммутирующий потенциал, и предыдущим выходом с нулевым потенци алом, быстро зар жаетс через неболь шое пр мое сопротивление диода. В результате дифференцировани  крутого переднего фронта скачка зар дного потенциала емкости 15 на выходе дифференцирующей цепи 15,16 схемы 7 по вл етс  отрицательный импульс, который через инвертор 8 поступает на вход инвертора 9 и синхронный вход 10 вентильной схеКол 11.- Дальнейша  работа коммутатора аналогична описанному выше случаю несрабатывани  последнего от очередного ТИ. Таким образом, в случае сбо  видов, а именно: несрабатывани  от очередного ТИ, самопроизвольное срабатывание или нарушение очередности срабатывани , предлагаемый коммутатор начинает работу не с начала цикла, а с того такта коммутации, при котором произошел сбой. При этом обеспечиваетс  равномерное.подключение коммутируемых точек, соответ- ; ствующих тактам коммутации, что значительно увеличивает эффективность работы коммутатора. Формула изобретени  Коммутатор, содержащий триггеры и дешифратор, каждый выход которого соединен черел дифференцирующую цепь со схемой антисовпадени  выбора положительного импульса и через схему антисовпадени  выбора отрицательного импульса - со входом первого инвертора , вторые входы схем антисовпадени  выбора отрицательного и положительного импульсов подключены ко входу первого триггера, кроме этого, соседние выходы дешифратора попарно подключены через схемы антисовпащени  выбора отрицательного импульса ко входу BTOpOj.0 инвертора, отличающийс  тем, что, с целью повышени  быстродействи , в него введены дополнительна  схема антисовпадени  выбора положительного импульса , вентильна  схема, регистр, установочные входы которого соединены с соответствующими выходами триггеров, а синхронный вход подключен к выходу дополнительной схе1чы антисовпадени  выбора положительного импульса, один вход которой соединен со входом первого триггера, другой - с выходом дополнительного инвертора, выходы регистра соединены со входами вентильной схемы, выходы которой подключены к соответствующим установочным входам триггеров, а ее синхронный вход соединен с выходами первого и второго инверторов, выходом схемы антисовпадени  выбора положительного импульса и входом дополнительного инвертора . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 489115, кл. Н 03 К 17/00, 27.03.73.
2. 2.Авторское свидетельство СССР . 329531, кл. Н 03 К 17/00,24.12.68 ( прототип). .