SU1589281A2 - Устройство дл обнаружени ошибок в дискретной последовательности - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано дл  контрол  динамики дискретных процессов в сложных программно-управл емых системах и комплексах и  вл етс  усовершенствованием изобретени  по авт.св. N 1485252. Целью изобретени   вл етс  повышение достоверности. Устройство содержит первый 1 и второй 2 блоки пам ти, группу 3 элементов И 4, группу 5 элементов Исключающее ИЛИ 6, первый 7, второй 8 и третий 9 элементы ИЛИ-НЕ, первый 10 и второй 11 формирователи импульсов, триггер 12, первый 13 и второй 14 счетчики и тактовый генератор 15. Устройство отслеживает последовательность этапов программного цикла контролируемого объекта, сигнализиру  о логической ошибке, если наблюдаема  последовательность этапов отличаетс  от программно обусловленной, и о динамической ошибке, если нарушены ограничени  на длительность этапа. 3 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано дл  контрол  динамики дискретных процессов в сложных программно-управл емых системах и комплексах и  вл етс  дополнительным к авт,ев, № 1485252.

Цель изобретени  - повышение достоверности работы.

На фиг.I изображена функциональна  схема устройства; на фиг, 2 - функциональное построение формирова- телей импульсов; на фиг, 3 - временные диаграммы, по сн ющие работу устройства.

Устройство содержит (фиг,1) первый 1 и второй 2 блоки пам ти,группу 3 элементов И 4, группу 5 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6, первый 7, второй 8 и третий 9 элементы ИПИ-НЕ,первы14 10 и второй 11 формирователи импульсов , триггер 12, первый 13 и второй 14 счетчики, генератор 15 тактовых импульсов. Формирователь 10(11) со- держит ЕС-цепочку 16 и триггер 17 Шмидта,

Настройка устройства на операционную среду конкретного объекта контрол  осуществл етс  следующим

образом.

Весь ЦИ1Ш функционировани  контролируемого объекта разбиваетс  на р д последовательных этапов ,. характеризующихс  определенной ком- бинацией значений какой-либо группы двоичных сигналов X (t), и дл  каждого этапа S формируетс  динамический инвариант этапа, где

+1 - если S; карактериэуетс 

значением Xj(t) 0; О - если SI допускает измене« i

ние значени  X;(t) на

этапе.; --1 - если S , характеризуетс 

значением Xj(t) I. Разбиение осуществл етс  таким Образом , чтобы выполн лось условие разг личимости соседних этапов V;9 С ).

Послр того, как выполнено такое раз биение и весь рабочий цикл контролируемого объекта- однозначно представ , лен последовательностью различимы : этапов Si (,ra;), ирс динамические инварианы (i ; (of,, о,.,) занос тс  по последовательшлм адресам первого блока 1 пам ти таким образо что знаковые первые разр ды соответ

5

О

5

0

5

ствующих элементов , представленных в пам ти в дополнительном коде двухбитными комбинаци ми. 01 (+Г), 00(0) и 11 (-1), выбираютс  из пам ти по второй группе выходов, а разр ды модул  - по первой. По соответствующим адресам второго .блока 2 пам ти при этом занос тс  двоичные числа 1|, определ емые в соответствии с выражением

1; 2- Т /Т,

где ТI - предельно допустима  длительность i-ro этапа программного цикла; Т - период следовани  тактовых

импульсов;

п - разр дность второго счетчика 14.

Величина п должна быть достаточной .дл  того, чтобы все принимали строго положительные значени , т.е. п log ( (j. Дл  этапов S,, длительность которых не регламентируетс  (например, если длит&чг,- ность данного этапа не может априорно быть ограничена какой-либо Ликси- рованной величиной, поскольку зависит от внешних факторов), по соответ- ствуюпщм адресам второго блока пам ти 2 занос т 0.

Устройство работает следующим образом .

Перед началом программного цикла контролируемой системы сигналом нулевого уровн  по входу начальной установки триггер 12 и первый 13 и второй 14 счетчики сбрасываютс  в нуль. При этом по первой и второй группам выходов первого блока .1 пам ти выбираютс  соответственно биты модул  и биты знака компонент динамического инварианта первого этапа (х,, соответствующего исходному состо нию контролируемой системы. Перед началом программного цикла контролируемой систем1з1 сигнал нулевого уровн  с входа начальной установки снимаетс  и устройство переходит в активное состо ние, начина  отслеживать последовательность этапов. Дл  этого с помощью элементов И 4 и ИСКЛЮЧАЩЕЕ ИЛИ 6 двоичные сигналы X (t),-поступающие на информационные входы устройства , логически умножаютс  на биты модул  и суммируетс  по модулю два со знаковыми битами соответствующих элементов . При этом, пока уровни сигналов X,:(t) соответствуют установленным дл  первого этапа (т.е. Xj(t) 1, если -1, и Xj(t) О, если +1J, на выходах элементов ИСКЛЮЧАЩЕЕ ИЛИ 6 группы 5 сохран етс  нулевой уровень. По вление же сигнала единичного уровн  на выходе хот  бы одного элемента ИСКЛК ЧАЮЩЕЕ ИЛИ 6 рассматриваетс  как окончание первого этапа, В этот момент (t на г,3) логическа  1 на выходе первого элемента ИЛИ-НЕ 7 смен етс  нулем, С задержкой на выходе-первого формировател  10 импульсов также устанавливаетс  логический .О (посто нна  времени RC- цепочки 16 первого формировател  выбираетс  таким образом, чтобы исключить вли ние переходных процессов и кратковременных импульсных помех). По срезу сигнала на выходе первого формировател  JO содержимое первого счетчика 13 увеличиваетс  н.а единицу Тем самым из первого блока 1 пам ти выбираетс  динамический инвариант 0, соответствующий второму этапу программного цикла, а из второго блока 2 пам ти - двоична  константа l, котора  нулевым уровнем сигнала, приход -цего на вход управлени  предустановкой , заноситс  во второй счетчик 14. Если текущие уровни сигналов X,(t) соответствуют установленным дл  второго этапа, то на выходах всех элементов ИСКЛЮЧАЩЕЕ ИЛИ 6 устанавливаетс  нулевой уровень. При этом на выходе первого элемента ИЛИ-НЕ 7 и с за,цержкой г первого формировател  10 вновь устанавливаютс  уровни логической 1. На выходе второго формировател  11 импульсов все это врем  сохран етс  сигнал единичного уровн , поскольку посто н- на  времени RC-цепочки второго формировател  1 1 импульсов выбираетс  в два раза больше посто нной времени первого формировател  10 импульсов. С по влением логической 1 на выходе первого формировател  10 второй счетчик 14 переводитс  в счетный режим и, если 1 4 О, то иггщульсы от генератора 15 через третий элемент ИЛИ-НЕ 9, поступающие на счетный вход второго счетчика 14, непрерывно увеличивают его содержимое, пока вновь на выходе одного иэ элементов ИСКЛЮЧАЩЕЕ ИЛИ б не по витс  сигнал единичного уровн , свидетельствукнций

о начале следующего этапа программно- ,го цикла. При этом вновь, сформируетс  логический О на выходе первого формировател  10 импульсов, и описанный процесс повтор етс  дл  третьего этапа, четвертого и т,д. Если дли тельность какого-либо этапа програм- . много цикла превысит величину Т , то

Q содержимое второго счетчика 14, посто нно наращива сь, достигнет величины 2 (начальное эначение, 1, второго счетчика 14 вычисл етс  дл  каждого этапа , что обеспечивает

5 по вление единицы в старшем п-м разр де через k тактов, где k Т, /Тд), При этом логическа  1 с выхода старшего разр да второго счетчика 14, поступа  на вход третьего эле0 мента ИЛИ-НЕ 9, блокирует дальнейшее поступление тактовых импульсов на счетный вход второго счетчика 14 и, по вл  сь на выходе динамической ошибки устройства, свидетельствует

5 о нарушении ограничений на дпитель- ность соответствующего этапа. Если дл  какого-либо этапа О, т,е, длительность этапа не регламентируетс , то логической с Бгпход, второго элемента ИЛИ-НЕ 8 подача тактовых импульсов ка счетный вход второго счетчика 14 блокируетс  с. самого начала, при этом содержимое сче - чика не измен етс  и контрол  длительности этапа не производитс . На выходе логической ошибки устройства сигнал по вл етс  в том случае, когда на каком-либо этапе увеличение на единицу содержимого первого счетчика 13 не обеспечивает восстапон те- ние лог ческих О на BbKop,ayi всех элементов ИСЮТЮЧАЮЩЕЕ ИЛИ 6, т.е. уровень какого-либо сигнала Xi(l:) отличаетс  от требуемого дл  этапа. В этом случае низкий уровень на выходе элемента ИЛИ-НЕ 7 сохран етс  в течение более длительного времени , за которое триггер 17 Шмидта второго формировател  1 Г им0 пульсов успевает переключитьс ,Низким уровнем по установочному входу триггер 12 переводитс  в единичное состо ние, формиру  при этом сигнал единичного уровн  на выходе логичес- 5 кой ошибки устройства и дополнительном входе первого элемента ИЛИ-КЕ 7, Тем самым дальнейшее отслеживание этапов блокируетс , а на информационных выходах устройства фиксирует0

5

0

5

с  номер этапа, на котором обнаружена ошибка.

Claims (1)

1. Формула изобретени  Устройство дл  обнаружени  ошибок в дискретной последовательности по авт.св. № 148.5252, Л и ч а го- щ е е с л тбм, что, с целью повышени  достоверности работы устройства , в него введены второй блок пам ти , второй счетчик, два элемента ИЛИ-НЕ, генератор тактовых импульсов причем группа адресных входов второго блока пам ти подключена к группе выходов первого счетчика, группа выходов второго блока пам ти соеди- I нена с группой входов второго элеL .J.IJ

   мента ИЛИ-НЕ и группой установочных &ХОДОВ второго счетчика, вход рез- решени  установки и счетный вход которого соединены соответственно с выходом первого формировател  импульсов и выходом третьего элемента ИЛИ-НЕ, первый, второй и третий входы KOTopoi o подключены соответственно к выходу генератора тактовых импульсов , выходу второго элемента ИЛИ-НЕ и выходу старшего разр да второго счетчика, вход начальной установки второго счетчика подключен к установочному входу устройства, .выход старшего разр да второго счетчика  вл етс  вторым выходом ошибки устройства.

   Редактор М.Келемеш

   Т,ti

   Фиг.З

   Составитель И.Сафронова

   Техред А.Кравчук Корректор М,Кучер ва