SU1751764A1 - Устройство дл контрол информации по модулю - Google Patents

Устройство дл контрол информации по модулю Download PDF

Info

Publication number
SU1751764A1
SU1751764A1 SU894776325A SU4776325A SU1751764A1 SU 1751764 A1 SU1751764 A1 SU 1751764A1 SU 894776325 A SU894776325 A SU 894776325A SU 4776325 A SU4776325 A SU 4776325A SU 1751764 A1 SU1751764 A1 SU 1751764A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
prohibition
elements
inverse
output
Prior art date
Application number
SU894776325A
Other languages
English (en)
Inventor
Вячеслав Валентинович Сорокин
Александр Сергеевич Клюев
Original Assignee
Научно-производственное объединение "Персей"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-производственное объединение "Персей" filed Critical Научно-производственное объединение "Персей"
Priority to SU894776325A priority Critical patent/SU1751764A1/ru
Application granted granted Critical
Publication of SU1751764A1 publication Critical patent/SU1751764A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при обработке данных с повышенной достоверностью. Цель изобретени  - повышение быстродействи  устройства . Устройство содержит элементы запрета 1-35, элементы И 36-44, сумматор 45 унитарных кодов по модулю три. Контролируе

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении систем обработки данных с повышенной достоверностью.
Целью изобретени   вл етс  повышение быстродействи  устройства.
На фиг.1 приведена функциональна  схема устройства; на фиг.2 - пример схемного решени  сумматора унитарных кодов по модулю три.
Устройство (фиг.1) содержит элементы запрета 1-35, элементы И 36-44, сумматор 45 унитарных кодов по модулю три, информационный вход 46 устройства, выход 47 ошибки и выход 48 контрольного кода по четности устройства, выход 49 контрольного кода по модулю три устройства.
Сумматор 45 унитарных кодов по модулю три (фиг,2) содержит элементы запрета 50-58 и элементы И 59-61,
Устройство предназначено дл  контрол  восьмиразр  дного слова.
Устройство работает следующим образом .
Контролируемое число поступает на информационный вход 46 устройства. Элементы запрета 1-16 и элементы И 37, 38 образуют сумматор унитарных кодов по модулю три, на выходе которого формируетс  инверсное значение контрольного кода по модулю три младшей тетрады контролируемого слова.
Элементы запрета 17-32 и элементы И 40, 41 образуют сумматор унитарных кодов по модулю три, на выходах которого формируетс  инверсное значение контрольного кода по модулю три старшей тетрады контролируемого слова.
Совокупности элементов запрета 1-16 и элементов запрета 17-32 представл ют собой дешифраторы шестнадцать из четырех с инверсными выходами.
С помощью элементов И 36, 39 и элемента запрета 35 формируетс  контрольный код по четности контролируемого слова, который поступает на выход 48 устройства .
С помощью элемента запрета 33 и элементов И 42, 43 формируетс  предсказанный код четности путем вычислени , заключающегос  в выделении инверсных значений кодов сумматоров унитарных кодов по модулю три, значени  кодов на выходе которых совпадают с инверсными значени ми контрольных кодов по четности тетрад контролируемого слова. Формирование предсказанного кода четности Fn ч определ етс  уравнением
.-- -гРпч К11 -K21 + Ki2 -K22,
где Ki1 2 - инверсное значение кода на выходе сумматора унитарных кодов младшей
(старшей) тетрады, значение на L-м выходе которого совпадает с инверсными значени ми контрольных кодов по четности тетрад контролируемого слова.
С помощью элемента запрета 34 и элемента И 44 производитс  сравнение предсказанного кода четности с полученным. При несовпадении этих кодов на выходе ошибки 47 устройства формируетс  сигнал единичного уровн , свидетельствующий об
ошибке в устройстве.
Следует отметить, что объединение выходов нескольких элементов реализует логическую функцию И.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  информации по модулю, содержащее шесть элементов И и сумматор унитарных кодов по модулю три, причем выходы первого и второго элементов И соединены соответственно с первым и вторым разр дами входа перого слагаемого сумматора унитарных кодов по модулю три, выход которого  вл етс  выходом контрольного кода по модулю три устройства,
    выходы третьего и четвертого элементов И соединены соответственно с первым и вторым разр дами входа второго слагаемого сумматора унитарных кодов по модулю три. отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены седьмой-дев тый элементы
    И и тридцать п ть элементов запрета, причем информационные и управл ющие входы элементов запрета с первого по шестнадцатый
    подключены к разр дам младшей тетрады информационного входа устройства, образу  полный набор конституент единицы, ин- формационные и управл ющие входы элементов запрета с семнадцатого по тридцать второй подключены к разр дам старшей тетрады информационного входа устройства, образу  полный набор консти- туент единицы, инверсные выходы семнад- цэтого-дев тнадцатого и двадцать п того-двадцать седьмого элементов запрета через монтажное И подключены к первому входу п того элемента И и третьему разр ду входа второго слагаемого сумматора унитарных кодов по модулю три, инверсные выходы первого-третьего и де- в того-одиннадцатого элементов запрета через монтажное И подключены к первому входу шестого элемента И и третьему разр ду входа первого слагаемого сумматора унитарных кодов по модулю три, инверсный выход двенадцатого элемента запрета соединен с первым входом первого элемента И и вторым входом шестого элемента И, инверсные выходы четвертого- шестого и тринадцатого элементов запрета через монтажное И подключены к второму входу первого элемента И и первому входу седьмого элемента И, инверсные выходы седьмого, четырнадцатого-шест- надцатого элементов запрета через монтажное И подключены к первому входу второго элемента И и второму входу седьмого элемента И, инверсный выход восьмого элемента запрета соединен с вторым входом второго элемента И и третьим входом шестого элемента И, пр мой выход которого и инверсный выход п того элемента И подключены к первому управл ющему входу тридцать третьего элемента запрета, инверсный выход которого соединен с первым
    входом восьмого элемента И. перпым управ л ющим входом тридцать четвертого элемента запрета и образует выход контрольного кода по четности устройства,
    инверсные выходы восьмого элемента И и тридцать четвертого элемента запрета объединены через монтажное И и образуют выход ошибки устройства, инверсный выход тридцать п того элемента запрета соединен
    с вторым управл ющим входом тридцать четвертого элемента запрета и вторым входом восьмого элемента И, инверсный выход седьмого элемента И и пр мой выход дев того элемента I/I через монтажное И подключены к первому управл ющему входу тридцать п того элемента запрета, пр мой выход седьмого элемента И и инверсный выход дев того элемента И через МОНТАЖНОЕ И подключены к второму управл ющему входу тридцать п того элемента запрета, пр мой выход п того элемента И и инверсный выход шестого элемента И через МОН- ТАЖНОЕ И подключены к второму управл ющему входу тридцать третьего элемента запрета, инверсный выход двадцать восьмого элемента запрета соединен с первым входом третьего элемента И и вторым входом п того элемента И, инверсные выходы двадцэтого-двадцать второго и двадцать
    дев того элементов запрета через МОНТАЖНОЕ И подключены к второму входу третьего элемента И и первому входу дев того элемента И, инверсные выходы двадцать третьего, тридцатого-тридцать второго элементов запрета через МОНТАЖНОЕ И под- ключены к первому входу четвертого элемента И и второму входу дев того элемента И, инверсный выход двадцать четвертого элемента запрета соединен с вторым
    входом четвертого элемента И и третьим входом п того элемента И.
    #
SU894776325A 1989-11-17 1989-11-17 Устройство дл контрол информации по модулю SU1751764A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894776325A SU1751764A1 (ru) 1989-11-17 1989-11-17 Устройство дл контрол информации по модулю

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894776325A SU1751764A1 (ru) 1989-11-17 1989-11-17 Устройство дл контрол информации по модулю

Publications (1)

Publication Number Publication Date
SU1751764A1 true SU1751764A1 (ru) 1992-07-30

Family

ID=21488434

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894776325A SU1751764A1 (ru) 1989-11-17 1989-11-17 Устройство дл контрол информации по модулю

Country Status (1)

Country Link
SU (1) SU1751764A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1084799, кл. G 06 F 11 /10, 1982. Процессор БС-2366, техническое описание ТО 11, с.125, 133. *

Similar Documents

Publication Publication Date Title
US4410955A (en) Method and apparatus for digital shaping of a digital data stream
WO1982002464A1 (en) Programmable clock rate generator
SU1751764A1 (ru) Устройство дл контрол информации по модулю
SU1589281A2 (ru) Устройство дл обнаружени ошибок в дискретной последовательности
US5410312A (en) Digital/analog conversion device with two switched latches for simultaneous D/A conversion
SU1594548A1 (ru) Устройство дл контрол обращений процессора к пам ти
SU1608800A1 (ru) Шифратор позиционного кода
SU1730713A1 (ru) Цифровой частотный детектор
SU991409A1 (ru) Устройство дл определени количества единиц в двоичном числе
SU1083357A1 (ru) Цифровой широтно-импульсный модул тор
RU2143722C1 (ru) Устройство для умножения по модулю семь
SU922877A1 (ru) Запоминающее устройство с автономным контролем 1
SU902264A1 (ru) Реверсивный счетчик
SU1683014A1 (ru) Устройство дл возведени чисел в степень по модулю три
SU1552172A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU1297058A1 (ru) Устройство дл имитации сбоев
SU818018A1 (ru) Устройство дл контрол числаЕдиНиц B КОдЕ
SU1485252A1 (ru) Устройство для обнаружения ошибок в дискретной последовательности
SU1580347A1 (ru) Устройство дл сравнени чисел
SU1615724A1 (ru) Устройство дл контрол двоичного кода на четность
SU746743A1 (ru) Запоминающее устройство с автономным контролем
RU2117978C1 (ru) Программируемое устройство для логического управления электроприводами и сигнализацией
SU450162A1 (ru) Перестраиваемый фазо-импульсный многоустойчивый элемент
SU1224802A1 (ru) Цифровой генератор гармонических функций
SU1076907A1 (ru) Устройство дл контрол аппаратуры контрол по модулю два