SU1683014A1

SU1683014A1 - Устройство дл возведени чисел в степень по модулю три

Info

Publication number: SU1683014A1
Application number: SU894751884A
Authority: SU
Inventors: Олег Николаевич Фоменко; Виктор Анатольевич Краснобаев; Валерий Петрович Ирхин; Владимир Михайлович Панков; Александр Александрович Журавлев; Сергей Иванович Куцый; Сергей Викторович Иванов
Priority date: 1989-10-23
Filing date: 1989-10-23
Publication date: 1991-10-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретени - сокращение количества оборудовани . Устройство содержит элемент ИЗ элемент ИЛИ 4, элемент 6 запрета, элемент ИЛИ-НЕ 7 и элемент НЕ 9 со св з ми 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов.

Целью изобретения является сокращение количества оборудования.

На чертеже представлена схема устройства для возведения чисел в степень по модулю три.

Устройство содержи^ информационный вход 1 устройства, входной регистр 2, элемент И 3, элемент ИЛИ 4, выходной регистр 5, элемент 6 запрета, элемент ИЛИ-НЕ 7, вход 8 младшего разряда степени устройства, элемент НЕ 9 и выход 10 устройства.

Сущность изобретения состоит в реализации следующих соотношений: 0^2К(mod 3) = О^2К ’ (mod 3) = 0, а 1^2К (mod 3) = = 1^2K+1 (mod 3) = 1 (К = 1.2,...), 2^2К (mod 3) = 1, a 2^2K+1 (mod 3) = 2.

Устройство работает следующим образом.

По входу 1 операнд А в двоичном коде поступает на регистр 2. Степень, в которую нужно возвести число А, представленная в двоичном коде, зависит от младшего разряда. Если он равен О, то степень четная и в этом случае сигнал присутствует на втором входе элемента ИЛИ 4, иначе -- на втором входе элемента ИЗ. При А = 00 сигнал на первых входах элементов ИЗ и ИЛИ 4 отсутствует, поэтому сигнал на входе старшего разряда регистра 5 отсутствует. Если степень четная, то сигнал будет на втором входе элемента ИЛИ 4, но в этом случае сигнал с выхода элемента ИЛИ-НЕ 7 поступает на управляющий вход элемента 6 запрета и на его выходе сигнала не будет. При А = 01 на входе старшего.разряда регистра 5 сигнал отсутствует, но он будет на входе младшего разряда регистра 5 (проходит через элемент ИЛИ 4 и элемент 6 запрета). Если А = 10, то при сигнале на втором входе элемента И 3 сигнал поступает на вход старшего разряда регистра 5 с выхода элемента И 3, а при сигнале на втором входе элемента ИЛИ 4 (степень четная) - только на вход младшего разряда регистра 5.

Claims

Формула изобретения

Устройство для возведения чисел в степень по модулю три, содержащее элемент И, элемент ИЛИ и элемент ИЛИ-НЕ, причем входы старшего и младшего разрядов информационного входа устройства соединены соответственно с первыми входами элемента И и элемента ИЛИ-НЕ, отличающееся тем, что, с целью сокращения количества оборудования, оно содержит элемент запрета и элемент НЕ, причем входы старшего и младшего разрядов информационного входа устройства соединены с вторым входом элемента ИЛИ-НЕ и с первым входом элемента ИЛИ соответственно, вход младшего разряда степени устройства соединен с вторым входом элемента И и с входом элемента НЕ. выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с информационным входом элемента запрета, управляющий вход которого соединен с выходом элемента ИЛИ-НЕ, выходы элемента И и элемента запрета являются выходами старшего и младшего разрядов выхода устройства соответственно.