SU1441395A1 - Сумматор-умножитель по модулю три - Google Patents

Abstract

Изобретение относитс  к. области автоматики и вычислительной техники и может быть использовано в системах и устройствах, фун|сционирующих в системе остаточных классов. Цель изобретени  - сокращение аппаратурных затрат. Поставленна  цель дости- гаетс  тем, что сумматор-уможитель по модулю три, содержапц й элементы И 2,6,12 - 18,24-29, элементы ИЛИ-НЕ 3,7, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4,8 и элементы ИЛИ 19, 21,содержит элементы И 30-35 с соответствующими св з ми 59 9 « 1 Ш1., 1 табл. с Ш (Л :о ю СП

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах и устройствах , функционирующих в система остаточных классов (СОК).

Целью изобретени   вл етс  сокращение аппаратурных затрат.

На чертеже представлена схема сумматора-умножител  по модулю три.

Сумматор-умножитель содержит вход 1 старшего разр да первого операнда сумматора-умножител , первый элемент И 2, первый элемент ИЛИ- НЕ 3, первый элемент ИСКЛЮЧАЩЕЕ ИЛИ 4, вход 5 младшего разр да первого операнда сумматора-умножител , второй элемент И 6, второй элемент ИЛИ-НЕ 7, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, вход 9 старшего разр да второго операнда сумматора-умножител , вход 10 задани  режима умножени  сумматора-умножител , вход 11 задани  режима сложени  сумматора- умножител , с третьего по дев тый элементы И 12 - 18 соответственно, первый элемент ИЛИ 19, выход 20 старшего разр да результата сзгммато- ра-умножител , второй элемент ИЛИ 21, выход 22 младшего разр да результата сумматора-умножител , вход 23 младшего разр да второго операнда сумматор,а-умножител , с дес того по двадцать первый элементы И 24 - -35 соответственно.

При этом элементы И 2, ИЛИ-НЕ 3, ИСКЛЮЧАЩЕЕ ИЛИ 4, И 6, ШШ-РЕ 7, ИСКЛЮЧАЮЩЕЕ ИЛИ 8 образуют два дешифратора двоичного кода в унитарный код.

Сумматор-умножитель по модулю три работает следующим образом.

На входы 1 и 9 сумматора-умножитл  поступает значение а , старших разр дов входных операндов А (а., а, ), В (/5.,,, , ), а на входы 5 и 23 - значение а,, , младших ,разр дов.

Алгоритм образовани  двухразр дного Y Y. выходного кода (результата операции) дл  операции сложени  и умножени  задан таблицей.

Элементы И 2, ИЛИ-НЕ 3, ИСКЛЮЧАЮЩЕЕ ИЖ 4 И 6, ИЛИ-НЕ 7, ИСКЛЮЧАЮЩЕЕ ИЛИ 8 формируют сигналы коли- чества единиц в старшем (младшем) разр де операндов А и В. Затем в зависимости от признака операции - наличие сигнала входа 10 (умножение

5

0

5

0

5

0

5

0

5

или наличие сигнала входа 11 (сложение ) - сформированные сигналы анализируютс  посредством элементов И 24 - 35, элементов И 12 - 18 и элементов ИЛИ 19 и 21. Далее данна  группа логических элементов шифрует эти сигналы в код суммы (произведени ) по модулю три, поступающий на выходы 20 и 22 сумматора-умножител .

Claims (1)

1. Формула изобретени 

   Сумматор-умножитель по модулю три, содержащий два элемента ЙЛИ-НЕ, два элемента ИСКЛЮЧАВДЕЕ ИЛИ, два элемента ИЛИ и п тнадцать элементов И, причем вход старшего разр да первого операнда сумматора-умножител  соединен с первыми входами первого элемента И, первого элемента ИЛИ-НЕ и первого элемента ИСКЛЮЧАЩЕЕ ИЛИ, вход младшего разр да второго операнда сумматора-умножител  Соединен с- первыми входами второго элемента И, второго элемента ИЛИ-НЕ и второго элемента ИСКЛЮЧАЩЕЕ ИЛИ, выходы элементов И с третьего по дев тый соединены соответственно с первым и вторым входами первого элемента ИЛИ, с первым и вторым входами второго элемента ИЛИ, с третьим входом первого элемента ИЛИ, с третьим и четвертым входами второго элемента ИЛИ, вход задани  режима умножени  сумматора-умножител  соединен с первыми входами элементов И с дес того по двенадцатый,.вход задани  режима сложени  сумматора- умножите-. л  соединен с первыми входами элементов И с тринадцатого по п тнадцатый, отличающийс  тем, что, с целью сокращени  аппаратурных затрат , он содержит элементы И с шестнадцатого по двадцать первый, причем вход старшего разр да второго операнда сумматора-умножител  соединен с вторыми входами первого элемента И, первого элемента ШШ-НЕ и первого элемента ИСКШОЧАЩЕЕ ИЛИ, вход младшего разр да пергого операнда сумматора-умножител  соединен с вторыми входами второго элемента IT, второго элемента ШШ-НЕ и второго элемента , ИСКЛЮЧАЩЕЕ ИЛИ, выходы первого и второго элементов ИЛИ  вл ютс  соответственна выходами старшего и младшего разр дов результата сумматора- умножител , вход задани  режима умножени  сумматора-умножител  соединен

   с первыми входами элементов И с шестнадцатого по восемнадцать, вход задани  режима сложени  сумматора- умножител  соединен с первыми входами элементов И с дев тнадцатого по двадцать первый, выход первого элемента И соединен с вторыми входами дес того и тринадцатого элементов И, выходы которых соединены с первыми входами соответственно дев того и п того элементов И, выход первого элемента ИЛИ-НЕ соединен с вторыми входами одиннадцатого и четырнадцатого элементов И, выходы которых сое- динены соответственно с первыми входами восьмого и третьего элементов И,- выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторыми входами дев тнадцатого, и п тнадцатого элементов И, выходы которых соедипены: соответственно с первыми входами седьмого и четвертого элементов И,.

   выход второго элемента И соединен с вторыми входами шестнадцатого и дев тнадцатого элементов И, выходы которых соединены соответственно с вторыми входами восьмого и третьего элементов И, выход второго элемента ИЛИ-НЕ соединен с вторыми -йходами семнадцатого и двадцатого элементов

   0 И, выходы которых соединены с втЬры- ми входами соответственно дев того и четвертого элементов И, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторыми входами восе надЦатого

   5 и двадцать первого элементов И, выходы которых соединены соответственно с вторым входом седьмого элемента И и с первым входом шестого элемента И, второй вход которого соединен с

   0 выходом четырнадцатого элемента И, выход двадцатого элемента И соединен с вторым входом п того элемента И.