RU2090924C1 - Вычислительное устройство по модулю три - Google Patents
Вычислительное устройство по модулю три Download PDFInfo
- Publication number
- RU2090924C1 RU2090924C1 SU5065487A RU2090924C1 RU 2090924 C1 RU2090924 C1 RU 2090924C1 SU 5065487 A SU5065487 A SU 5065487A RU 2090924 C1 RU2090924 C1 RU 2090924C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- operand
- input
- elements
- significant bits
- Prior art date
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
Использование: для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Устройство содержит восемь элементов И, мажоритарный элемент с порогом четыре, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы старшего и младшего разрядов операнда А, входы старшего и младшего разрядов операнда В, входы старшего и младшего разрядов операнда С, входы старшего и младшего разрядов операнда D, выходы старшего и младшего разрядов результата S. Сложность устройства по числу входов логических элементов равна 34, а быстродействие, определяемое глубиной схемы, составляет 2τ , где τ - задержка на вентиль. 1 табл., 1 ил.
Description
Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов.
Известно устройство для вычисления суммы произведений, содержащее накапливающий сумматор, регистры множимых и множителей, три группы элементов И, группу элементов ИЛИ, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, дешифратор, три комбинационных сумматора и два элемента задержки на один такт [1]
Недостатком устройства для вычисления суммы произведений является высокая конструктивная сложность при выполнении операции сложения произведений по модулю три.
Недостатком устройства для вычисления суммы произведений является высокая конструктивная сложность при выполнении операции сложения произведений по модулю три.
Наиболее близким по конструкции техническим решением к предлагаемому является сумматор по модулю три, содержащий мажоритарный элемент, два элемента ИЛИ, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и два выхода [2]
Недостатком известного сумматора по модулю три являются ограниченные функциональные возможности, поскольку он не реализует операцию сложения произведений по модулю три.
Недостатком известного сумматора по модулю три являются ограниченные функциональные возможности, поскольку он не реализует операцию сложения произведений по модулю три.
Вычислительное устройство по модулю три содержит мажоритарный элемент с порогом четыре, восемь элементов И и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Выход каждого из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с соответствующим выходом устройства, а первый вход соединен с выходом мажоритарного элемента. Входы мажоритарного элемента с первого по четвертый соединены, соответственно, с входами первого и второго разрядов первого операнда устройства и с входами первого и второго разрядов второго операнда устройства. Выходы элементов И с первого по четвертый соединены, соответственно, с входами со второго по пятый первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов И с пятого по восьмой соединены, соответственно, с входами со второго по пятый второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Входы мажоритарного элемента с пятого по восьмой соединены, соответственно, с входами первого и второго разрядов третьего операнда устройства и с входами первого и второго разрядов четвертого операнда устройства. Вход первого разряда первого операнда устройства соединен с первыми входами первого и седьмого элементов И. Вход первого разряда второго операнда устройства соединен со вторым входом первого элемента И и с первым входом восьмого элемента И. Вход первого разряда третьего операнда устройства соединен с первыми входами второго и пятого элементов И. Вход первого разряда четвертого операнда устройства соединен со вторым входом второго элемента И и с первым входом шестого элемента И. Вход второго разряда первого операнда устройства соединен с первым входом третьего элемента И и со вторым входом восьмого элемента И. Вход второго разряда второго операнда устройства соединен со вторыми входами третьего и седьмого элементов И. Вход второго разряда третьего операнда устройства соединен с первым входом четвертого элемента И и со вторым входом шестого элемента И. Вход второго разряда четвертого операнда устройства соединен со вторыми входами четвертого и пятого элементов И.
На чертеже представлена схема вычислительного устройства по модулю три.
Устройство содержит восемь элементов И 1.8, мажоритарный элемент с порогом четыре 9, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и 11, входы младших разрядов 12, 13, 14 и 15, соответственно, первого, второго, третьего и четвертого операндов, выходы младшего 20 и старшего 21 разрядов результата.
Вычислительное устройство по модулю три работает следующим образом.
На входы 12 и 16 устройства поступают соответственно младший a1 и старший a2 разряды первого операнда A 2a2+а1, на входы 13 и 17 устройства поступают, соответственно, младший b1 и старший b2 разряды второго операнда B 2b2+b1, на входы 14 и 18 устройства поступают, соответственно, младший c1 и старший c2 разряды третьего операнда C 2c2+c1, на входы 15 и 19 устройства поступают, соответственно, младший d1 и старший d2 разряды четвертого операнда D 2d2+d1, где a1, b1, c1, d1, a2, b2, c2, d2 ∈0, 1} и A, B, C, D e0, 1, 2}
На выходах 20 и 21 формируется двухразрядный двоичный код результата S 2s2+s1 операции сложения произведений A•B и C•D по модулю три, где s1, s2 e 0, 1} и S e0, 1, 2} На выходе 20 реализуется младший разряд s1, а на выходе 21 старший разряд s2 результата S A•B + C•D (mod 3).
На выходах 20 и 21 формируется двухразрядный двоичный код результата S 2s2+s1 операции сложения произведений A•B и C•D по модулю три, где s1, s2 e 0, 1} и S e0, 1, 2} На выходе 20 реализуется младший разряд s1, а на выходе 21 старший разряд s2 результата S A•B + C•D (mod 3).
Работа вычислительного устройства по модулю три описывается следующими соотношениями:
В таблице приведены значения реализуемых устройством функций s1, s2, зависящих от переменных a1, b1, c1, d1, a2, b2, c2, d2.
В таблице приведены значения реализуемых устройством функций s1, s2, зависящих от переменных a1, b1, c1, d1, a2, b2, c2, d2.
Достоинствами вычислительного устройства по модулю три являются широкие функциональные возможности, а также простая конструкция и высокое быстродействие. Так, его сложность по числу входов логических элементов равна 34, а быстродействие, определяемое глубиной схемы, составляет 2τ где t - задержка на вентиль.
Claims (1)
- Вычислительное устройство по модулю три, содержащее мажоритарный элемент и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход каждого из которых соединен с соответствующим выходом устройства, а первый вход соединен с выходом мажоритарного элемента, входы мажоритарного элемента с первого по четвертый соединены соответственно с входами первого и второго разрядов первого операнда устройства и с входами первого и второго разрядов второго операнда устройства, отличающееся тем, что содержит восемь элементов И, выходы с первого по четвертый которых соединены соответственно с входами с второго по пятый первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов И с пятого по восьмой соединены соответственно с входами с второго по пятый второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы мажоритарного элемента с пятого по восьмой соединены соответственно с входами первого и второго разрядов третьего операнда устройства и с входами первого и второго разрядов четвертого операнда устройства, вход первого разряда первого операнда устройства соединен с первыми входами первого и седьмого элементов И, вход первого разряда второго операнда устройства соединен с вторым входом первого элемента И и с первым входом восьмого элемента И, вход первого разряда третьего операнда устройства соединен с первыми входами второго и пятого элементов И, вход первого разряда четвертого операнда устройства соединен с вторым входом второго элемента И и с первым входом шестого элемента И, вход второго разряда первого операнда устройства соединен с первым входом третьего элемента И и с вторым входом восьмого элемента И, вход второго разряда второго операнда устройства соединен с вторыми входами третьего и седьмого элементов И, вход второго разряда третьего операнда устройства соединен с первым входом четвертого элемента И и с вторым входом шестого элемента И, вход второго разряда четвертого операнда устройства соединен с вторыми входами четвертого и пятого элементов И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5065487 RU2090924C1 (ru) | 1992-09-14 | 1992-09-14 | Вычислительное устройство по модулю три |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5065487 RU2090924C1 (ru) | 1992-09-14 | 1992-09-14 | Вычислительное устройство по модулю три |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2090924C1 true RU2090924C1 (ru) | 1997-09-20 |
Family
ID=21614806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5065487 RU2090924C1 (ru) | 1992-09-14 | 1992-09-14 | Вычислительное устройство по модулю три |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2090924C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2778676C1 (ru) * | 2021-06-17 | 2022-08-23 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Арифметическое устройство по модулю три |
-
1992
- 1992-09-14 RU SU5065487 patent/RU2090924C1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 1269125, кл. G 06 F 7/544, 1986. Авторское свидетельство СССР N 1751747, кл. G 06 F 7/49, 1992. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2778676C1 (ru) * | 2021-06-17 | 2022-08-23 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Арифметическое устройство по модулю три |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6301600B1 (en) | Method and apparatus for dynamic partitionable saturating adder/subtractor | |
US6970897B2 (en) | Self-timed transmission system and method for processing multiple data sets | |
US8429213B2 (en) | Method of forcing 1's and inverting sum in an adder without incurring timing delay | |
JPH03100725A (ja) | キャリーチェインの増分器/減分器回路 | |
RU2090924C1 (ru) | Вычислительное устройство по модулю три | |
US4866657A (en) | Adder circuitry utilizing redundant signed digit operands | |
RU2018927C1 (ru) | Сумматор по модулю три | |
RU2047216C1 (ru) | Многовходовый одноразрядный сумматор | |
GB2127187A (en) | Circuits for operating on N- digit operands | |
US5978826A (en) | Adder with even/odd 1-bit adder cells | |
RU2143722C1 (ru) | Устройство для умножения по модулю семь | |
SU1575172A1 (ru) | Четырехвходовый одноразр дный сумматор | |
US6631393B1 (en) | Method and apparatus for speculative addition using a limited carry | |
RU1797109C (ru) | Сумматор по модулю три | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь | |
RU2047892C1 (ru) | Устройство для вычисления симметрических булевых функций | |
SU1667054A1 (ru) | Сумматор-умножитель по модулю три | |
RU2054709C1 (ru) | Устройство для умножения чисел в позиционном коде | |
RU2006915C1 (ru) | Устройство для сложения | |
WO1986007173A1 (en) | Cmos full adder cell e.g. for multiplier array | |
KR970005175A (ko) | 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조 | |
RU2090925C1 (ru) | Устройство для сложения | |
RU2018929C1 (ru) | УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ТРЕХ ЧИСЕЛ ПО МОДУЛЮ 2n+1 | |
US6041341A (en) | Method and circuit for adding operands of multiple size | |
SU1019441A1 (ru) | Двоично-дес тичный сумматор |