RU2037269C1 - Преобразователь четырехразрядного кода грея в двоично-десятичный код - Google Patents
Преобразователь четырехразрядного кода грея в двоично-десятичный код Download PDFInfo
- Publication number
- RU2037269C1 RU2037269C1 SU4537208A RU2037269C1 RU 2037269 C1 RU2037269 C1 RU 2037269C1 SU 4537208 A SU4537208 A SU 4537208A RU 2037269 C1 RU2037269 C1 RU 2037269C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- converter
- bit
- direct
- inputs
- Prior art date
Links
Images
Abstract
Изобретение относится к вычислительной технике. Его использование в системах обработки цифровой информации позволяет упроостить преобразователь. Преобразователь содержит элементы И 1 и 2 и элементы ИЛИ - НЕ 5 и 6. Благодаря введению элементов ИЛИ 3 и 4 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7 и организации соответствующих соединений схема преобразователя по сравнению с прототипом упрощается почти вчетверо. Первый и второй разряды входного кода Грея подаются на входы 8 и 9 в прямом виде, третий разряд - на вход в инверсном виде, а четвертый (старший) разряд - на вход 11 в прямом, а на вход 12 - в инверсном виде. На выходах 13 - 16 формируется в прямом виде код с весами разрядов "1", "2", "4" и "8". 1 ил., 1 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано в системах обработки цифровой информации.
Цель изобретения упрощение преобразователя.
Функциональная схема преобразователя приведена на чертеже.
Преобразователь содержит первый и второй элементы И 1 и 2, первый и второй элементы ИЛИ 3 и 4, первый и второй элементы ИЛИ-НЕ 5 и 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7, входы 8-12 и выходы 13-16, а также промежуточные выходы 17-20 преобразователя.
Преобразователь работает в соответствии со следующей таблицей истинности.
Как видно из этой таблицы, первый и второй разряды кода Грея поступают на входы 8 и 9 в прямом виде, третий разряд подается на вход 10 в инверсном виде, а четвертый разряд приходит на вход 11 в прямом, на вход 12 в инверсном виде. На выходах 13-16 формируется в прямом виде код с весами разрядов соответственно "1", "2", "4" и "8".
Использование вновь введенных элементов 3, 4 и 7 с соответствующими соединениями позволяет почти вчетверо упростить преобразователь по сравнению с прототипом по критерию "Число элементов x число связей".
Claims (1)
- ПРЕОБРАЗОВАТЕЛЬ ЧЕТЫРЕХРАЗРЯДНОГО КОДА ГРЕЯ В ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД, содержащий первый и второй элементы И и первый и второй элементы ИЛИ НЕ, первый вход первого элемента И является прямым входом первого разряда входов преобразователя и соединен со вторым разрядом выходов преобразователя, второй вход первого элемента И является прямым входом второго разряда входов преобразователя, первый вход второго элемента И является прямым входом четвертого разряда входов преобразователя, отличающийся тем, что, с целью упрощения преобразователя, в него введены элементы ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ НЕ, первый вход которого подключен к прямому входу четвертого разряда входов преобразователя, первый вход первого элемента ИЛИ НЕ объединен с вторым входом второго элемента И и подключен к прямому входу первого разряда входов преобразователя, второй вход первого элемента ИЛИ НЕ подключен к прямому входу второго разряда входов преобразователя, выход первого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого является инверсным входом третьего разряда входов преобразователя, выход первого элемента ИЛИ НЕ соединен с первым входом второго элемента ИЛИ и третьим входом первого элемента ИЛИ, выход которого подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ НЕ, выход которого является первым разрядом выходов преобразователя, выход второго элемента И соединен с вторым входом второго элемента ИЛИ, выход которого подключен к первому входу второго элемента ИЛИ
НЕ и является третьим разрядом выходов преобразователя, второй вход и выход второго элемента ИЛИ НЕ являются соответственно инверсным входом четвертого разряда входов и четвертым разрядом выходов преобразователя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4537208 RU2037269C1 (ru) | 1990-12-10 | 1990-12-10 | Преобразователь четырехразрядного кода грея в двоично-десятичный код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4537208 RU2037269C1 (ru) | 1990-12-10 | 1990-12-10 | Преобразователь четырехразрядного кода грея в двоично-десятичный код |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2037269C1 true RU2037269C1 (ru) | 1995-06-09 |
Family
ID=21406959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4537208 RU2037269C1 (ru) | 1990-12-10 | 1990-12-10 | Преобразователь четырехразрядного кода грея в двоично-десятичный код |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2037269C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2557450C1 (ru) * | 2014-06-04 | 2015-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" | Способ преобразования бинарного кода грея в двоичный код |
-
1990
- 1990-12-10 RU SU4537208 patent/RU2037269C1/ru active
Non-Patent Citations (3)
Title |
---|
Авторское свидетельство СССР N 1259494, кл. H 03M 7/16, 1986. * |
Авторское свидетельство СССР N 1488966, кл. H 03M 7/16, 1989. * |
Применение интегральных микросхем в электронной вычислительной технике. Справочник / Под ред.Б.Н.Файзулаева и Б.В. Тарабрина. М.: Радио и связь, 1987, с.95, рис.5.6. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2557450C1 (ru) * | 2014-06-04 | 2015-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" | Способ преобразования бинарного кода грея в двоичный код |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4764886A (en) | Bit slice - type arithmetic adder circuit using exclusive-or logic for use with a look-ahead circuit | |
JPS595349A (ja) | 加算器 | |
US4422157A (en) | Binary MOS switched-carry parallel adder | |
RU2037269C1 (ru) | Преобразователь четырехразрядного кода грея в двоично-десятичный код | |
US3753238A (en) | Distributed logic memory cell with source and result buses | |
US4187549A (en) | Double precision residue combiners/coders | |
RU2037268C1 (ru) | Преобразователь двоично-десятичного кода 8-4-2-1 в код 5-4-2-1 | |
RU2022337C1 (ru) | Преобразователь параллельного знакоразрядного кода в дополнительный двоичный код | |
RU2018929C1 (ru) | УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ТРЕХ ЧИСЕЛ ПО МОДУЛЮ 2n+1 | |
RU2018923C1 (ru) | Устройство для сложения и вычитания трех чисел по модулю три | |
US4376275A (en) | Very fast BCD-to-binary converter | |
SU1401452A1 (ru) | Сумматор по модулю три | |
RU2054709C1 (ru) | Устройство для умножения чисел в позиционном коде | |
SU1160400A1 (ru) | Одноразр дный четверичный сумматор | |
US3423577A (en) | Full adder stage utilizing dual-threshold logic | |
US3706880A (en) | Bcd to excess 3 code converter | |
KR970005175A (ko) | 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조 | |
SU1764050A1 (ru) | Сумматор по модулю три | |
SU1273918A1 (ru) | Устройство дл сложени - вычитани | |
SU1683014A1 (ru) | Устройство дл возведени чисел в степень по модулю три | |
SU1626385A1 (ru) | Устройство дл преобразовани двоичного кода в код системы счислени остаточных классов | |
SU1193665A1 (ru) | Устройство дл суммировани двоичных чисел | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь | |
SU1444758A1 (ru) | Цифровой функциональный преобразователь | |
SU424142A1 (ru) | Устройство сравнения двух чисел в цифровом коде |