SU1667054A1

SU1667054A1 - Сумматор-умножитель по модулю три

Info

Publication number: SU1667054A1
Application number: SU894748778A
Authority: SU
Inventors: Олег Петрович Орлов
Original assignee: Научно-производственное объединение "Марс"
Priority date: 1989-08-07
Filing date: 1989-08-07
Publication date: 1991-07-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов. Цель изобретени - сокращение аппаратурных затрат. Сумматор-умножитель по модулю три содержит элементы ИЛИ 3, 5, 6, 10, 22, 23, И 13 - 17, 20, 21 и ИСКЛЮЧАЮЩЕЕ ИЛИ 4, 7, 18, 19 с соответствующими св з ми. 1 ил.

Description

2 /

83

Q

//

-5

Ё

ON О XI О СЛ

Изобретение относитс к области вычислительной техники и может быть использовано в системе и устройствах, функционирующих в системах остаточных классов (СОК).

Цель изобретени - сокращение аппаратурных затрат.

На чертеже представлена схема сумматора-умножител по модулю три.

Сумматор-умножитель содержит вход 1 старшего разр да первого операнда, вход 2 старшего разр да второго операнда, элемент ИЛИ 3. элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элементы ИЛИ 5, 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, вход 8 младшего разр да первого операнда, вход 9 младшего разр да второго операнда, элемент ИЛИ 10, вход 11 задани режима сложени , вход 12 задани режима умножени , элементы И 13-17, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 18, 19, элементы И 20-21, элементы ИЛИ 22-23, выходы 24, 25 старшего и младшего разр дов результата.

Сумматор-умножитель по модулю три работает следующим образом.

На входы 1, 2 сумматора-умножител поступают значени а2, Ь2 старших разр дов входных операндов А (а2, а1), В (Ь2, Ы), а на входы 8, 9 - значени а1, Ы младших разр дов.

Алгоритм образовани двухразр дного у2, у1 выходного кода (результата операции) дл операции сложени и умножени задан таблицей.

Совокупность элементов ИЛИ 3, И 13 (ИЛИ 10, И 15) на входе элемента И 13 (15) формирует сигнал наличи хот 1)ы одной единицы в старших (младших) разр дах операндов суммировани .

Элементы ИЛИ 5, 6, И 14 формируют сигнал о наличии в точности двух единиц во входном коде (а2, Ь2, а1, Ы). Этот сигнал через элемент И 16 поступает на один из двух входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 (19) на второй вход которого поступает сигнал с выхода элемента И 13 (15). Таким образом, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 (19) формируетс значение старшего (младшего) разр да суммы по модулю три входных операндов.

Одновременное наличие сигналов уровн 1 на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (7) и И 14 формирует значащий старший (младший) разр д модульного произведени на выходе элемента И 20 (21) В итоге на выходах элементов ИЛИ 22,23 формируетс результат заданной модульной операции.

Claims

Формула изобретени Сумматор-умножитель по модулю три, содержащий первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ и семь элементов И, причем входы старших разр дов первого и второго операндов сумматора-умножител соединены с соответствующими входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход младшего разр да первого операнда сумматора-умножител соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выходы первого и второго элементов ИЛИ вл ютс выходами соответственно старшего и младшего разр дов результата сумматора-умножител , первые входы первого и второго элементов ИЛИ соединены с

выходами соответственно первого и второго элементов И, выход третьего элемента И соединен с первыми входами четвертого и п того элементов VI, вторые входы которых соединены соответственно с входом задани режима сложени и входом задани режима умножени сумматора-умножител , первые входы шестого и седьмого элементов И соединены с входом задани режима сложени сумматора-умножител , о т л и ч аю щ и и с тем, что, с целью сокращени аппаратурных затрат, сумматор-умножитель содержит третий и четвертый элементы ИС- КЛЮЧАЮЩЕЕ ИЛИ и элементы ИЛИ с третьего по шестой, причем входы младших

разр дов первого и второго операндов сумматора-умножител соединены с первыми входами соответственно третьего и четвертого элементов ИЛИ и с входами п того элемента ИЛИ, вход старшего разр да первого операнда сумматора-умножител соединен с первым входом шестого и с вторым входом третьего элементов ИЛИ, вход старшего разр да второго операнда сумматора умножител соединен с вторыми входами

четвертого и шестого элементов ИЛИ и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первыми входами соответствующих элементов И,

вторые входы которых подключены к выходу п того элемента И, входы третьего элемента И соединены с выходами третьего и четвертого элементов ИЛИ, выходы шестого и п того элементов ИЛИ соединены с вторыми

0 входами соответственно шестого и седьмого элементов И, выходы которых соединены с первыми входами соответственно третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых

5 соединены с выходом четвертого элемента И, а выходы соединены с вторыми входами соответственно первого и второго элементов ИЛИ.