SU903865A1

SU903865A1 - Управл емый арифметический модуль

Info

Publication number: SU903865A1
Application number: SU802868187A
Authority: SU
Inventors: Валерий Дмитриевич Козюминский; Юрий Андреевич Кузуб; Валентин Александрович Мищенко
Original assignee: Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority date: 1980-01-07
Filing date: 1980-01-07
Publication date: 1982-02-07

Description

Изобретение относитс к вычислительной технике и может быть использовано дл построени различных узлов и устройств цифровых ЭВМ.

Известен управл емый арифметический модуль, содержащий четыре информационных входа и шесть управл ющих входов , два выхода, триггер и логические элементы И, ИЛИ , НЕ l.

Недостатком этого модул вл етс то, что он имеет ограниченные возможности по реализации математических операций, что ухудшает характеристики конструируемых на его основе узлов н устройств. Кроме того, модуль сложен в управлении.

Наиболее близким по технической сущности к предлагаемому вл етс управл емый арифметический модуль, содержащий триггер, по два элемента И, ИЛИ и РАВНОЗНАЧНОСТЬ, два коммутатора, три информационных входа, вход прекоса , вход разрешени выполнени операции , дев ть управл ющих входов и два

выхода, причем управл ющие входы nqpвого коммутатора подключены к yigjaanH юшим входам модул , а его информационные входы - к инфсрмационным входам модул , выход первого коммутатора сое- . динен со входом первого элемента РАВНОЗНАЧНОСТЬ , второй вход которого вл етс управл ющим входом модул , а выход соединен с управо юшим входом второго коммутатора, второй управл ющий

10 вход которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ, первый вход которого вл етс управл ющим входом модул , а второй соединен с выходом триггера, счетный вход которого

15 соединен с выходом первого элемента ИЛИ, первый вход которого соединен со входом переноса устройства, а второй с выходом второго коммутатора, информационные входы которого подключены

20 к управл ющим входам модул , а его стробирующ й вход соединен со входом ра ешени вьшолнени операции, входы Первого элемента И соединены со

входом переноса модул , с выходом второго элемента РАВНОЗНАЧНОСТЬ и с первым Входом второго элемента И, второй вход которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ , третий вход вл етс управл ющим входом модул , а его четвертый вход подключен ко входу ра: ёшени выполнени операции, выходы элементов И соединены со входами второго элемента ИЛИ, выход которого вл етс выходом переноса устройства, а выход триггера

вл етс выходом результата устройства 2.

Недостатком известного устройства вл етс его сложность, а также щэедъ вление жестких требований к параметрам импульсного сигнала разрешени выполнени операции с целью обеспечени устойчивой работы схемы.

Цель изобретени - упрощение конструкции .

Поставленна цель достигаетс тем, что управл емый арифметический модуль, содержащий элементы РАВНОЗНАЧНОСТЬ и ИЛИ, два элемента И, триггер и два коммутатора, настроечные входы первого из которых вл ютс управл ющими вхо- дами модул , а информационные входы подключены к информационным входам устройства, выход триггера ёл етс выходом результата модул , информационные входы второго коммутатора вл ютс управл ющими входами модул , выход элемента ИЛИ вл етс выходом переноса модул , а его входы соединены с выходами элементов И, первые входы которых подключены соответственно ко входу переноса устройства и выходу первого коммутатора, содержит элемент НЕ и третий элемент И, выход которого соединен со входом элемента ИЛИ, его первый вход соединен с выходом первого коммутатора, а второй вход объединен со вторым входом второго элемента И и вл етс управл ющим входом модул , третьи входы второго и третьего эле- ментов И соединены соответственно с пр мым и инверсным выхода1у й триггера а их четвертые и п тые входы соединены соответственно с первым и вторым, третьим и четвертым информационными входами второго коммутатора, выход которого соединен со входом элемента РАВНОЗНАЧНОСТЬ, другой вход которого подключен ко входу переноса модул , а выход соединен со входом первого элемента И и входом элемента НЕ, а

также с единичным входом триггера, выход элемента НЕ соединен с нулевым входом триггера, синхровход триггера вл етс синхровходом модул , дополнитель- . ный информационный вход модул вл етс информационным входом первого коммутатора.

На фиг. I показана схема управл е

мого арифметического модул ; на фиг. 2 схема коммутатора. Схема управл емого арифметического модул содержит коммутаторы 1 и 2, элемент ИЛИ З, элементы И 4-6, элемент РАВНОЗНАЧНОСТЬ 7, элемент НЕ 8, триггер 9, информационные входы 1013 , вход 14 переноса, управл ющие входы 15-21, выхоц 22 переноса, выход 23 результата и синхровхоа 24.

Схема коммутатора (фиг, 2) содержит элементы И 25 - 28, ИЛИ 29,. НЕ ЗО и 31, управл ющие вхопы 32 и 33, информационные входы 34 - 37, выход 38. Схема устройства работает следующим

образом.

На информационные входы Ю - 13 устройства подаютс значени сигналов; на вход Ю - сигнал значени -i го разр да операнда А, на вход 11 сигнал А : инверсного значени i -го разр да операнда А, на«Ьход 12 - сигнал bi-H с выхода старщего разр да в И разр циом устройстве, на вхоа 13 - сигнал ЪА-. с выхода младшего разр да в И -разр дирм усгройсгве. На вход 14 поцае.т5 с входной сигнал переноса Рл , с выхода 22 снимаетс Уходной сигнал переноса Р ., а с выхода 23 - скгнал результата операции {или содержимое триггера). Настройка модул на выпол0 Нение требуемой операции осуществл етс с помощью схемы сигналов настройки И - И-т . подаваемых на управл ющие входы 15-21 модул . Результат операции записываетс в триггер 9 при

5 подаче на вход 24 синхросигнала Т.

В таблице гфедставлены реализуемые устройством операции и соответствующие коды настроек. При этом прин то, что код содержимого триггера перед ца0 чалом операции соответствует операнду В, а код А - входному операнду.

Предлагаемый управл емый арифметический модуль выполн ет все операции, реализуемые известным устройством, в

то же врем он имеет меньше управл ющих входов (у известггого их дев ть управл ющих входов, а у предлагаемого устройства семь), кроме того, у гтего коммутатор вл етс несинхрониэируемым, что упрощает его конструкцию. Таким образом, схема предлагаемого модул вл етс более простой, В нем параметры синхросигнала не завис т от параметров схемы, а определ ютс полностью типом используемого триггера. Это повышает, с уменьшением сложнсюти, надежность функцеюнированш модул . Кроме

того, схема предлагаемого ущэавл емого арифметического модул вл етс и более быстроцействующей, так как в ней глубина цепи вхоиного сигнала и сигнала обратной св зи меньше, чем у известного (в схеме известного устройства в этих цеп х сто 1 цополнительные элементы равнозначности ) .

Формула иаобретеви Управл емый арифметический модуль, содержащий элементы РАВНСвНАЧНОСТЬи ИЛИ, два элемента И, триггер и два коммугатора, настроечные входы первого из которых вл ютс управл ющими входами модул , а информационные входы подключены к информационным входам устройства , выход триггера вл етс выходо .м результата модул , информационные входы второго коммутатора вл ютс управ- л ющими входами модул , выход элемента ИЛИ вл етс выходом переноса модул , а его входы соединены с выходами элементов И, первые входы которых подключены соответственно ко входу переноса устройства и выходу первого коммутатора, о т л и ч аю щ и и с тем, что, с целью упрощени , модуль содержит элемент НЕ и третий элемент И, выход которого соединен со входом элемента ИЛИ, его первый Bxod соединен с выходом первого коммутатора, а второй Вход объединен со вторым входом второго элемента И и вл етс управл ющим входом модул , третьи входы второго и третьего элементов И соединены соответственно с пр мым и инверсным выходами триггера, а их четвертые и п тые входы соединены соответственно с первым и вторым, третьим и четвертым информационными входами второго коммутатора , выход которого соединен со входом элемента РАВНОЗНАЧНОСТЬ, другой вход которого подключен ко входу переноса модул , а выход соединен со IE i( д.- /./ЖГ .уЖ- ттгг I/, t/sl/ffffT входом первого элемента И и их1адом элемента НЕ, а также с единичным входом триггера, выход элемента НЕ соединен с нулевым входом триггера, синхровход триггера вл етс синхровходом модул , дополнительный информационный вход модул вл етс информационным входом первого коммутатора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 487387, кл. G Об F 7/50, 1975. 2.Авторское свидетельство СССР по за вке N 2682661/18-24(153558 кл. Q 06 F 7/50, 1978 (прототип).

Claims

Формула изобретения

Управляемый арифметический модуль, содержащий элементы РАВНОЗНАЧНОСТЬ· и ИЛИ, два элемента И, триггер и два коммутатора, настроечные входы первого из которых являются управляющими входами модуля, а информационные входы подключены к информационным входам устройства, выход триггера является выходом результата модуля, информационные

50 входы второго коммутатора являются управ-» ляющими входами модуля, выход элемента ИЛИ является выходом переноса модуля, а его входы соединены с выходами элементов И, первые входы которых подключены соот₅₅ ветственно ко входу переноса устройства и · выходу первого коммутатора, о т л и ч а ю щ и й с я тем, что, с целью упрощения, модуль содержит элемент НЕ и третий элемент И, выход которого соединен

903865 * со входом элемента ИЛИ, его первый вход соединен с выходом первого коммутатора, а второй Вход объединен со вторым входом второго элемента И и является управляюшим входом модуля, третьи входы 5 второго и третьего элементов И соединены соответственно с прямым и инверсным выходами триггера, а их четвертые и пятые входы соединены соответственно с первым и вторым, третьим и четвертым ю информационными входами второго коммутатора, выход которого соединен со входом элемента РАВНОЗНАЧНОСТЬ, другой вход которого подключен ко входу переноса модуля, а выход соединен со 15 входом первого элемента И и входом элемента НЕ, а также с единичным входом триггера, выход элемента НЕ соединен с нулевым входом триггера, син хровход триггера является синхровходом модуля, дополнительный информационный вход модуля является информационным входом первого коммутатора.