RU2770801C1 - Умножитель по модулю три - Google Patents
Умножитель по модулю три Download PDFInfo
- Publication number
- RU2770801C1 RU2770801C1 RU2021109208A RU2021109208A RU2770801C1 RU 2770801 C1 RU2770801 C1 RU 2770801C1 RU 2021109208 A RU2021109208 A RU 2021109208A RU 2021109208 A RU2021109208 A RU 2021109208A RU 2770801 C1 RU2770801 C1 RU 2770801C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- exclusive
- elements
- output
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
Изобретение относится к умножителю по модулю три. Технический результат заключается в расширении функциональных возможностей устройства. Умножитель содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и три элемента И, причем первый, второй входы j-гои первый, второй входы третьего элементов И соединены соответственно с выходом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом третьего элемента И и выходами третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход j-го элемента И соединены соответственно с (2×j-1)-м, (2×j)-м входами и j-м выходом умножителя по модулю три, отличающийся тем, что в него введен пятый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй и третий входы j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом третьего, (3-j)-м входом четвертого и первым входом пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы и выход пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с пятым, шестым входами умножителя по модулю три и третьим входом третьего элемента И. 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.
Известны умножители по модулю три (см., например, авт.св. СССР 1667054, кл. G06F 7/49, 1991 г.), которые реализуют операцию (A×B)mod3, где А,В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных умножителей по модулю три, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация операции (A×B×C)mod3, где А,В,С ∈ {00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип умножитель по модулю три (патент РФ 2713862, кл. G06F 7/38, 2020 г.), который содержит три элемента И, четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и реализует операцию (A×B)mod3, где А,В ∈ {00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех двухразрядных двоичных чисел.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации операции (A×B×C)mod3, где А,В,С ∈ {00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
Указанный технический результат при осуществлении изобретения достигается тем, что в умножителе по модулю три, содержащем четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и три элемента И, первый, второй входы j-го и первый, второй входы третьего элементов И соединены соответственно с выходом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом третьего элемента И и выходами третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход j-го элемента И соединены соответственно с (2×j-1)-м, (2×j)-м входами и j-м выходом умножителя по модулю три, особенность заключается в том, что в него введен пятый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй и третий входы j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом третьего, (3-j)-м входом четвертого и первым входом пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы и выход пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с пятым, шестым входами умножителя по модулю три и третьим входом третьего элемента И.
На чертеже представлена схема предлагаемого умножителя по модулю три.
Умножитель по модулю три содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11, …, 15 и элементы И 21, 22, 23, причем первый, второй и третий входы элемента 1j соединены соответственно с вторым входом элемента 13, (3-j)-м входом элемента 14 и первым входом элемента 15, первый, второй входы элемента 2j и первый, второй, третий входы элемента 23 подключены соответственно к выходам элементов 1j, 23 и 13, 14, 15, а первый, второй входы элемента 1k и выход элемента 2j соединены соответственно с (2×k-5)-м, (2×k-4)-м входами и j-м выходом умножителя по модулю три.
Работа предлагаемого умножителя по модулю три осуществляется следующим образом. На его первый, второй, третий, четвертый и пятый, шестой входы подаются соответственно двоичные сигналы a0,a1 ∈ {0,l}, b0,b1 ∈ {0,1} и c0,c1 ∈ {0,1}, которые задают подлежащие обработке двухразрядные двоичные числа A=ala0, В=b1b0, С=с1 с0, причем a1,bl,cl и a0,b0,c0 определяют значения старших и младших разрядов соответственно, А,В,С ∈ {00,01,10,11}. Сигнал на выходе трехвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ равен 1 (0), если один либо все входные сигналы этого элемента равны 1 (0). В представленной ниже таблице приведены значения выходных сигналов у0, у1 предлагаемого умножителя, полученные с учетом работы его элементов для всех возможных наборов значений сигналов a0, a1, b0, bl, c0, cl
Согласно представленной таблице имеем Y=(A×B×C)mod3, где Y=y1y0 - двухразрядное двоичное число, задаваемое двоичными сигналами y0,y1 ∈ {0,l} (у] и у0 определяют значения старшего и младшего разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый умножитель по модулю три обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует операцию (A×B×C)mod3, где А,В,С ∈ {00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
Claims (1)
- Умножитель по модулю три, содержащий четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и три элемента И, причем первый, второй входы j-го и первый, второй входы третьего элементов И соединены соответственно с выходом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом третьего элемента И и выходами третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход j-го элемента И соединены соответственно с (2×j-1)-м, (2×j)-м входами и j-м выходом умножителя по модулю три, отличающийся тем, что в него введен пятый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй и третий входы j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторым входом третьего, (3-j)-м входом четвертого и первым входом пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы и выход пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с пятым, шестым входами умножителя по модулю три и третьим входом третьего элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021109208A RU2770801C1 (ru) | 2021-04-02 | 2021-04-02 | Умножитель по модулю три |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021109208A RU2770801C1 (ru) | 2021-04-02 | 2021-04-02 | Умножитель по модулю три |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2770801C1 true RU2770801C1 (ru) | 2022-04-21 |
Family
ID=81306262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2021109208A RU2770801C1 (ru) | 2021-04-02 | 2021-04-02 | Умножитель по модулю три |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2770801C1 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1667054A1 (ru) * | 1989-08-07 | 1991-07-30 | Научно-производственное объединение "Марс" | Сумматор-умножитель по модулю три |
RU2005130895A (ru) * | 2005-10-05 | 2007-04-10 | В чеслав Иванович Петренко (RU) | Умножитель по модулю |
RU2589361C1 (ru) * | 2015-03-10 | 2016-07-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
RU2713862C1 (ru) * | 2019-03-11 | 2020-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | УМНОЖИТЕЛЬ ПО МОДУЛЮ q |
-
2021
- 2021-04-02 RU RU2021109208A patent/RU2770801C1/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1667054A1 (ru) * | 1989-08-07 | 1991-07-30 | Научно-производственное объединение "Марс" | Сумматор-умножитель по модулю три |
RU2005130895A (ru) * | 2005-10-05 | 2007-04-10 | В чеслав Иванович Петренко (RU) | Умножитель по модулю |
RU2589361C1 (ru) * | 2015-03-10 | 2016-07-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
RU2713862C1 (ru) * | 2019-03-11 | 2020-02-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | УМНОЖИТЕЛЬ ПО МОДУЛЮ q |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2700554C1 (ru) | Мажоритарный модуль | |
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2287897C1 (ru) | Мажоритарный модуль | |
RU2770801C1 (ru) | Умножитель по модулю три | |
RU2622841C1 (ru) | Устройство селекции экстремального числа из двух двоичных чисел | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2713862C1 (ru) | УМНОЖИТЕЛЬ ПО МОДУЛЮ q | |
RU2757831C1 (ru) | Арифметическое устройство по модулю три | |
RU2778676C1 (ru) | Арифметическое устройство по модулю три | |
RU2589361C1 (ru) | Умножитель по модулю | |
RU2778675C1 (ru) | Сумматор по модулю три | |
RU2770798C1 (ru) | ВЫЧИТАТЕЛЬ ПО МОДУЛЮ q | |
RU2702970C1 (ru) | СУММАТОР ПО МОДУЛЮ q | |
RU2764707C1 (ru) | Арифметическое устройство по модулю семь | |
RU2762548C1 (ru) | Сумматор-умножитель по модулю три | |
RU2758184C1 (ru) | Двоичный сумматор | |
RU2700552C1 (ru) | Мажоритарный модуль | |
RU2760252C1 (ru) | Параллельный счетчик единиц | |
RU2621280C1 (ru) | Компаратор двоичных чисел | |
RU2703676C1 (ru) | Сумматор по модулю три | |
RU2629453C1 (ru) | Двоичный вычитатель | |
RU2676888C1 (ru) | Логический модуль | |
RU2789722C1 (ru) | Двоичный вычитатель | |
Masuti et al. | The structure of the inverse system of level K-algebras | |
RU2700555C1 (ru) | Мажоритарный модуль |