RU2005130895A - Умножитель по модулю - Google Patents
Умножитель по модулю Download PDFInfo
- Publication number
- RU2005130895A RU2005130895A RU2005130895/09A RU2005130895A RU2005130895A RU 2005130895 A RU2005130895 A RU 2005130895A RU 2005130895/09 A RU2005130895/09 A RU 2005130895/09A RU 2005130895 A RU2005130895 A RU 2005130895A RU 2005130895 A RU2005130895 A RU 2005130895A
- Authority
- RU
- Russia
- Prior art keywords
- input
- multiplier
- output
- multiplexer
- constant
- Prior art date
Links
Claims (1)
- Умножитель по модулю, состоящий из умножителя, n сумматоров, n инверторов, (n-1) умножителей на константу и мультиплексора, причем вход записи двоичного кода первого из умножаемых чисел подключен к первому входу умножителя, вход записи двоичного кода второго умножаемого числа подключен ко второму входу умножителя, выход умножителя подключен к первому информационному входу мультиплексора и первым входам сумматоров, выход переноса i-го сумматора подключен к i-му управляющему входу мультиплексора, информационный выход i-го сумматора подключен к (i+1)-му информационному входу мультиплексора, где i=1, ..., n, отличающийся тем, что в него введены умножитель, умножители на константу и инверторы, причем вход записи двоичного кода модуля подключен ко входу первого инвертора и ко входу каждого умножителя на константу, j-й умножитель на константу производит умножение значения на своем входе на величину (j+1), где j=1, ..., n-1, выход j-го умножителя на константу подключен ко входу (j+1)-го инвертора, выход i-го инвертора подключен ко второму входу i-го сумматора, к третьему входу каждого сумматора подключен вход записи логической единицы, выход мультиплексора является выходом устройства.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005130895/09A RU2299461C1 (ru) | 2005-10-05 | 2005-10-05 | Умножитель по модулю |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005130895/09A RU2299461C1 (ru) | 2005-10-05 | 2005-10-05 | Умножитель по модулю |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2005130895A true RU2005130895A (ru) | 2007-04-10 |
| RU2299461C1 RU2299461C1 (ru) | 2007-05-20 |
Family
ID=38000136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2005130895/09A RU2299461C1 (ru) | 2005-10-05 | 2005-10-05 | Умножитель по модулю |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2299461C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2770801C1 (ru) * | 2021-04-02 | 2022-04-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Умножитель по модулю три |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2589361C1 (ru) * | 2015-03-10 | 2016-07-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
| RU2626654C1 (ru) * | 2016-02-09 | 2017-07-31 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
| RU2630386C1 (ru) * | 2016-11-28 | 2017-09-07 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
| RU185670U1 (ru) * | 2018-05-24 | 2018-12-13 | Федеральное государственное бюджетное образовательное учреждение высшего образования "МИРЭА - Российский технологический университет" | Цифровой умножитель импульсных потоков на константу |
-
2005
- 2005-10-05 RU RU2005130895/09A patent/RU2299461C1/ru active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2770801C1 (ru) * | 2021-04-02 | 2022-04-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Умножитель по модулю три |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2299461C1 (ru) | 2007-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Park et al. | Efficient FPGA and ASIC realizations of a DA-based reconfigurable FIR digital filter | |
| Chiper et al. | Systolic algorithms and a memory-based design approach for a unified architecture for the computation of DCT/DST/IDCT/IDST | |
| Meher | Systolic designs for DCT using a low-complexity concurrent convolutional formulation | |
| RU2005130895A (ru) | Умножитель по модулю | |
| CN100472505C (zh) | 并行处理阵列 | |
| Ruetz | The architectures and design of a 20-MHz real-time DSP chip set | |
| US8589465B1 (en) | Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering | |
| Chitra et al. | Analysis and implementation of high performance reconfigurable finite impulse response filter using distributed arithmetic | |
| Duong-Ngoc et al. | Configurable mixed-radix number theoretic transform architecture for lattice-based cryptography | |
| AlJuffri et al. | FPGA implementation of scalable microprogrammed FIR filter architectures using Wallace tree and Vedic multipliers | |
| RU2007119488A (ru) | Вычислительное устройство | |
| JP2009507413A (ja) | 全加算器モジュールおよび該全加算器モジュールを用いる乗算器デバイス | |
| RU2005130894A (ru) | Умножитель на два по модулю | |
| WO2020230374A1 (ja) | 演算装置および演算システム | |
| Chiper et al. | An efficient unified framework for implementation of a prime-length DCT/IDCT with high throughput | |
| RU2005128244A (ru) | Устройство для определения энергоинформационного состояния биологического объекта | |
| EP3480710A1 (en) | Computer architectures and instructions for multiplication | |
| KR20010075567A (ko) | 승산 결과를 선택적으로 지연시키는 방법 및 그를 이용한산술 유닛 | |
| WO2003096180A3 (en) | Fast multiplication circuits | |
| RU2006102753A (ru) | Устройство для формирования остатка по произвольному модулю от числа | |
| Del Barrio et al. | Multispeculative additive trees in high-level synthesis | |
| Nagajyothi et al. | High-Speed Low Area 2D FIR Filter Using Vedic Multiplier | |
| Azarmehr et al. | Low-power finite impulse response (FIR) filter design using two-dimensional logarithmic number system (2DLNS) representations | |
| RU2009146603A (ru) | Умножитель на два по модулю | |
| Hazarika et al. | Energy efficient VLSI architecture of real‐valued serial pipelined FFT |