TWI564735B

TWI564735B - 資料分配裝置、訊號處理裝置及其資料分配方法

Info

Publication number: TWI564735B
Application number: TW104118624A
Authority: TW
Inventors: 楊家驤; 劉浩皿; 林詠仁
Original assignee: 華邦電子股份有限公司
Priority date: 2015-06-09
Filing date: 2015-06-09
Publication date: 2017-01-01
Also published as: TW201643746A

Description

資料分配裝置、訊號處理裝置及其資料分配方法

本發明是有關於一種資料分配方法，且特別是有關於一種用於對實數快速傅立葉轉換(Real-valued Fast Fourier transform；RFFT)輸出資料的資料分配裝置、訊號處理裝置及其資料分配方法。

快速傅立葉轉換(FFT)已被廣泛地應用於各種實數訊號處理技術中，例如，人工耳蝸(cochlear implant，CI)、助聽器及癲癇抑制等生醫訊號處理。在前述應用範例中，由於對訊號的要求皆為實數，因此需要透過例如是複數快速傅立葉轉換(CFFT)運算方法來實現實數傅立葉轉換。而為了提昇運算效率及減輕硬體成本，諸如管線式(pipeline)架構等其他特定的演算法更被提出，藉以改進CFFT運算方法。

由於運算FFT輸出的振幅，通常需要實部(real part)資料及對應的虛部(imaginary part)資料兩者皆產生後才能進行運算，因此當僅有實部資料或虛部資料產生時，需要先將其儲存並等待相對應的虛部資料或實部資料產生。在習知的訊號處理裝置中，用於儲存實部資料或虛部資料的儲存單元(例如，暫存器(register)、緩衝器(buffer)等)之數量通常會設計成與FFT的運算點數相同。然而，前述設計架構恐耗費硬體製作成本且運作效率較低。

本發明提供一種資料分配裝置、訊號處理裝置及其資料分配方法，其可提高實數快速傅立葉轉換中輸出排序的重整效率及運算效率，並減低其複雜度。

本發明提供一種資料分配方法，適用於訊號處理裝置，且此方法包括下列步驟。提供依序排列之多個儲存單元。取得實數快速傅立葉轉換(Real-valued Fast Fourier transform；RFFT)輸出資料中的單週期輸出資料。根據生命週期分析，判斷單週期輸出資料是否在RFFT輸出資料當中具有最長的儲存時間，其中此儲存時間是RFFT輸出資料儲存在儲存單元中的時間。將具有最長的儲存時間之單週期輸出資料輸入至儲存單元中的第一儲存單元，其中第一儲存單元在儲存單元中排列在最後。將不具有最長的儲存時間之單週期輸出資料依序輸入至儲存單元中的第二儲存單元，其中第二儲存單元排列在第一儲存單元之前。

本發明提供一種資料分配裝置，此資料分配裝置包括儲存單元及控制單元。各儲存單元依序排列。控制單元耦接各儲存單元，分別傳送控制信號至各儲存單元以控制儲存單元。控制單元取得RFFT輸出資料中的單週期輸出資料。控制單元根據生命週期分析，判斷RFFT輸出資料中的單週期輸出資料是否在RFFT輸出資料當中具有最長的儲存時間，其中儲存時間是RFFT輸出資料儲存在儲存單元中的時間。控制單元將具有最長的儲存時間之單週期輸出資料輸入至儲存單元中的第一儲存單元，並將不具有最長的儲存時間之單週期輸出資料依序輸入至儲存單元中的第二儲存單元。第一儲存單元在儲存單元中排列在最後，且第二儲存單元排列在第一儲存單元之前。

本發明提供一種訊號處理裝置，此訊號處理裝置包括RFFT運算模組、儲存單元及控制單元。RFFT運算模組用以輸出RFFT輸出資料。各儲存單元依序排列。控制單元耦接各儲存單元，分別傳送控制信號至各儲存單元以控制儲存單元。RFFT運算模組輸出RFFT輸出資料中的單週期輸出資料。控制單元根據生命週期分析，判斷RFFT輸出資料中的單週期輸出資料是否在RFFT輸出資料當中具有最長的儲存時間，其中儲存時間是RFFT輸出資料儲存在儲存單元中的時間。控制單元將具有最長的儲存時間之單週期輸出資料輸入至儲存單元中的第一儲存單元，並將不具有最長的儲存時間之單週期輸出資料依序輸入至儲存單元中的第二儲存單元。第一儲存單元在儲存單元中排列在最後，且第二儲存單元排列在第一儲存單元之前。

基於上述，本發明實施例所提出的資料分配裝置、訊號處理裝置及其資料分配方法，其根據生命週期分析，依序判斷RFFT輸出訊號是否會在儲存單元中儲存最長的儲存時間，並將具有最長儲存時間的RFFT輸出訊號輸入至排序在最後的儲存單元，且將不具有最長儲存時間的RFFT輸出訊號依序輸入至最後的儲存單元之前。據此，本發明實施例可提供較低複雜度的控制方法來達到RFFT輸出訊號的資料分配，進而提昇運作效率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧訊號處理裝置

110‧‧‧實數快速傅立葉轉換運算模組

150‧‧‧資料分配裝置

151‧‧‧儲存單元

151_1~151_6‧‧‧第二儲存單元

151_7、151_8‧‧‧第一儲存單元

155‧‧‧控制單元

211、212、213‧‧‧蝴蝶運算模組

214‧‧‧相位旋轉器

215‧‧‧開關單元

216、217、218‧‧‧乘法器

219‧‧‧置換器

IN1、IN2‧‧‧輸入端

OUT1~OUT4‧‧‧輸出端

S1~S6‧‧‧運算階段

S510~S590‧‧‧步驟

圖1是依據本發明一實施例的訊號處理裝置的電路方塊圖。

圖2A~圖2F是運算模組之架構範例。

圖3是依據圖2A的架構之生命週期表。

圖4是儲存單元的電路方塊圖範例。

圖5是依據本發明一實施例說明一種資料分配方法之流程圖。

在多種實數快速傅立葉運算的架構(例如，兩倍並行(two parallel)RFFT架構等)中，在一個時脈週期內並不會將所有的輸出資料同時輸出，因此需要透過儲存單元(例如，暫存器、緩衝器等)將一個時脈週期輸出的部份輸出資料暫存。而為了提昇RFFT輸出資料在儲存單元中的排序效率及降低訊號處理裝置的複雜度，本發明實施例根據生命週期分析，判斷部份輸出資料會儲存於儲存單元中的儲存時間，並將具有最長儲存時間的部份輸出資料直接輸入至排序在最後的儲存單元，而其餘的輸出資料則依序輸入至排序在這些後端儲存單元前方的儲存單元。以下提出符合本發明之精神的多個實施例，應用本實施例者可依其需求而對這些實施例進行適度調整，而不僅限於下述描述中的內容。

圖1是依據本發明一實施例的訊號處理裝置的電路方塊圖。請參照圖1，訊號處理裝置100包括實數快速傅立葉轉換(RFFT)運算模組110及資料分配裝置150。訊號處理裝置100可應用於人工電子耳、腦波監控裝置、神經訊號分析儀等電子裝置，本發明不限制其應用方式。

依據不同設計需求，實數快速傅立葉轉換(RFFT)運算模組110可包括(但不僅限於)處理單元(例如，中央處理器、微處理器等)、儲存單元(例如，暫存器、緩衝器等)、加法器、多工器、乘法器等硬體元件、模組或單元。在本發明實施例中，RFFT運算模組110用以輸出RFFT輸出資料(或輸出值)。

舉例而言，圖2A~圖2F是文獻[1]所提出產生RFFT輸出資料的RFFT運算模組110之架構範例。(文獻[1]：M.Garrido,K.K.Parhi and J.Grajal,“A pipeline FFT architecturefor Real-Valued Signals,”IEEE Trans.Circuits Syst.-I Reg.Papers,Vol.56，No.12，2009年12月)請先參照圖2A，RFFT運算模組110可包括蝴蝶(Butterfly)運算模組211、212、213、時序延遲器214、開關單元215、乘法器216、217、218及置換器219。輸入訊號(即，X(k)，k為整數)輸入至RFFT運算模組110，並經過RFFT運算模組110中數個運算階段S1~S6運算後，即可依序輸出RFFT輸出資料。請參照圖2A~圖2D，不同運算階段(例如，S1~S6)中蝴蝶運算模組211、212、213可分別由一個或多個加法器(圖中以「♁」表示)、一個或多個多工器MUX所組成。請繼續參照圖2A、圖2E、圖2F，乘法器216、218亦可由一個或多個加法器(圖中以「♁」表示)、一個或多個多工器MUX及一個或多個乘法單元所組成，並透過處理單元(未繪示)傳送控制信號CTRL來對多工器MUX進行控制。

需說明的是，圖2A~圖2F所示僅為RFFT運算模組110 的一種實施範例(兩倍並行RFFT架構)，依據設計需求，應用本發明實施例者可自行調整架構(例如，4倍、8倍等並行架構、2、4、16等基底架構等)，然不以侷限本發明。此外，在其他一些實施例中，RFFT運算模組110亦可僅包括處理單元及儲存單元，而處理單元可自儲存單元載入軟體(或韌體)程式及RFFT輸入值/訊號，以將圖2A中全部或部份硬體元件(例如，蝴蝶運算模組211、212、213、相位旋轉器214等)的運算程序以程式化方式運行。

資料分配裝置150包括一個或多個儲存單元151及控制單元155。儲存單元151可以是任何型態的固定或可移動隨機存取記憶體(random access memory；RAM)、快閃記憶體或類似元件的暫存器、緩衝器、閂鎖器等儲存單元。在本發明實施例中，各儲存單元151依序排列。例如，相互並聯或串聯的多個儲存單元151可以組成一個緩衝電路、延遲電路等各種類型的電路。

在本發明實施例中，儲存單元151之數量是根據生命週期分析，並對RFFT運算模組110所輸出的所有RFFT輸出資料進行分析所決定。透過生命週期分析來計算儲存單元151之最少數量，可至少參考文獻[2](K.K.Parhi,“Systematic synthesis of DSP data format converters using life-time analysis and forward-backward register allocation,”IEEE Trans.Circuits Syst.II,Express Briefs,vol.39,no.7,pp.423-440,1992年7月)之相關說明。例如，儲存單元151之最少數量可表示成方程式(1)：其中，I(n)及O(n)分別表示時間單位為n的情況下可變輸入及輸出之數量，T _lat為轉換器的時間延遲，而l為時脈週期。

舉例而言，圖3是依據圖2A的架構之生命週期表。請參照圖3，假設運算點數為64(即，64點實數傅立葉轉換)。在圖2A的兩倍並行的架構下，每隔一個時脈週期所輸出的單週期輸出資料之數量為2。A0至A31表示RFFT的32個資料樣本輸出(即，RFFT輸出資料)，其中黑點表示實部資料，而虛線圓框表示相對應之虛部資料。每個資料樣本(實部資料或虛部資料)可能在相同或不同時脈週期中產生(即，RFFT運算單元110輸出此資料樣本)，並且需要等到對應之虛部資料或實部資料產生後，才可將這組複數資料(即，實部資料及對應之虛部資料)輸出並進行後續運算。而每個資料樣本自RFFT運算單元110產生到最後輸出所經過的時間區間可稱為「活著(live)」的儲存時間。

對照於生命週期表中左欄的時脈週期數可得知，每個資料樣本的產生及輸出所對應的時脈週期。例如，資料樣本A1的實部資料在第9時脈週期產生，並在第11時脈週期中，由於對應虛部資料的產生，而使得資料樣本A1的實部資料及對應的虛部資料同時在第12時脈週期被輸出。另一方面，對照於生命週期表中右欄可表示，各時脈週期中分別需要儲存單元151之數量。例如，在第11時脈週期中，需要6個儲存單元151。而第6、10、14時脈週期中，具有最多「活著」的資料樣本(即，8個)。因此，圖2A的架構在運算點數為64的條件下，至少需要8個儲存單元151(假設一個儲存單元151儲存一個資料樣本)。

需說明的是，依據不同RFFT運算模組110的設計架構及運算點數，在不同實施例中，資料分配裝置150所需要儲存單元151之最少數量可能不同，且本發明實施例不以此為限。

在本發明實施例中，依據不同耦接方式，儲存單元151 可區分為第一儲存單元及第二儲存單元。第一儲存單元在儲存單元151中排列在最後，而第二儲存單元排列在第一儲存單元之前。

在一實施例中，第i個第二儲存單元耦接於第i+N個第二儲存單元，N為單週期輸出資料的數量，且i介於1至第二儲存單元的數量除以N所得之商數之間。例如，單週期輸出資料的數量N為4且第二儲存單元的數量為12，則i介於1到3之間，其中第1個第二儲存單元耦接於第5個第二儲存單元，其餘依此類推。

需說明的是，單週期輸出資料表示RFFT運算模組110每隔一個(其處理單元的)時脈週期所輸出的部份RFFT輸出資料。這些單週期輸出資料的數量N是大於0的正整數(例如，2、3、4等)。依據不同RFFT運算模組110的設計架構，單週期輸出資料的數量N亦可能不同，且本發明實施例不以此為限。

舉例而言，圖4是儲存單元151的電路方塊圖範例。請參照圖4，圖4中儲存單元151的數量(即，8)是依據圖2A的架構及運算點數為64的條件進行生命週期分析所決定的。依據不同耦接方式，儲存單元151可區分成第一儲存單元151_7、151_8及第二儲存單元151_1~151_6，第一儲存單元151_7、151_8排列於第二儲存單元151_1~151_6之後。假設圖2A的RFFT運算模組110每隔一個時脈週期所輸出的單週期輸出資料之數量為2，則RFFT運算模組110的兩個輸出端分別連接至第二儲存單元151_1、151_2的輸入端，且可依據控制單元155所傳送之控制訊號(或是透過開關單元等)選擇性地分別連接第一儲存單元151_7、151_8的輸入端。第1個第二儲存單元151_1耦接於第3個第二儲存單元151_3，而第3個第二儲存單元151_3耦接於第5 個第二儲存單元151_5，其餘依此類推。第一儲存單元151_7、151_8及第二儲存單元151_1~151_6的輸出端可依據控制訊號(或是透過開關單元等)選擇性地分別連接資料分配裝置150的輸出端OUT1~OUT4。

控制單元155可以是CPU、微處理器、微控制器、系統單晶片(system on chip；SoC)或其他類似元件的處理單元，控制單元155分別傳送控制信號(例如，時脈訊號、開關切換訊號、選擇訊號等)至各儲存單元151(例如，圖4中的第一儲存單元151_7、151_8及第二儲存單元151_1~151_6)以控制儲存單元151。例如，儲存單元151為移位暫存器，而控制單元155傳送時脈訊號之控制信號至儲存單元151，以使收到此時脈訊號的儲存單元151將其所儲存的RFFT輸出資料輸入至其耦接的另一個儲存單元151。

需說明的是，依據不同設計需求，控制單元155可與RFFT 運算模組110耦接，而RFFT運算模組110可傳送相關於時脈週期的時脈訊號，以使RFFT運算模組110及控制單元155可同步運作。

而為了方便理解本發明實施例的運作，以下舉一實施例說明運作流程。圖5是依據本發明一實施例說明一種資料分配方法之流程圖。請參照圖5，本實施例的方法適用於圖1的訊號處理裝置100。下文中，將搭配訊號處理裝置100中的各項元件說明本發明實施例所述之方法。本方法的各個流程可依照實施情形而隨之調整，且並不僅限於此。

在步驟S510中，訊號處理裝置100根據生命週期分析提供依序排列之儲存單元151。儲存單元151的排列方式可參照圖1中儲存單元151、圖3之生命週期表及圖4中電路之相關說明，於此不再贅述。值得注意的是，為了減少硬體製作成本並提昇運作效率，在本發明實施例中，儲存單元151之數量是依據生命週期分析來決定最少所需要的數量(即，在所有時脈週期中，訊號處理裝置100至少需要多少儲存單元151來儲存RFFT輸出資料)。

在步驟S530中，資料分配裝置150自RFFT運算模組110取得RFFT輸出資料中的單週期輸出資料。以圖2A為例，RFFT運算模組110輸出兩個單週期輸出資料，則每隔一個時脈週期，資料分配裝置150可取得兩個單週期輸出資料。

在步驟S550中，控制單元155根據生命週期分析，判斷單週期輸出資料是否在RFFT輸出資料當中具有最長的儲存時間，其中此儲存時間是RFFT輸出資料儲存在儲存單元151中的時間。以圖3為例，RFFT輸出資料A8、A24的實部資料R8、R24需要經過8個時脈週期，其相對應之虛部資料才會產生。也就是說，RFFT輸出資料A8、A24的實部資料R8、R24需要儲存在儲存單元151的儲存時間為8，且在圖3中所有RFFT輸出資料A0~A31當中為最長的。

接著，控制單元155例如可紀錄此最長的儲存時間以及對應的RFFT輸出資料，並判斷取得的單週期輸出資料是否為此紀錄的RFFT輸出資料。或者，例如是圖3的生命週期表可得知所有 RFFT輸出資料的產生(或RFFT運算模組110的輸出)時間，控制單元155可事先紀錄產生出這些具有最長儲存時間的RFFT輸出資料所對應的時脈週期，並在這些時脈週期到達時，控制單元155可判斷此時產生的RFFT輸出資料所需儲存時間為最長。或者，RFFT運算模組110例如可直接傳送相關於儲存時間的控制訊號至控制單元155，以使控制單元155可藉以判斷單週期輸出資料是否具有最長的儲存時間。

在步驟S570中，若資料分配裝置150在當次時脈週期所取得的單週期輸出資料具有最長的儲存時間，則控制單元155將具有最長的儲存時間之單週期輸出資料輸入至儲存單元151中的第一儲存單元。例如，控制單元155將具有最長的儲存時間之單週期輸出資料分別輸入至圖4中的第一儲存單元151_7、151_8。

另一方面，在步驟S590中，若資料分配裝置150在當次時脈週期所取得的單週期輸出資料不具有最長的儲存時間，則控制單元155將不具有最長的儲存時間之單週期輸出資料依序輸入至儲存單元151中的第二儲存單元(例如，圖4中的第二儲存單元151_1、151_2)。

在一實施例中，控制單元155將第二儲存單元中的第i 個第二儲存單元中RFFT輸出資料其中之一輸出至第i+N個第二儲存單元，並將取得的(不具有最長的儲存時間之)單週期輸出資料分別輸入至第1個第二儲存單元至第N個第二儲存單元。例如，以圖4為例，單週期輸出資料的數量N為2。若第二儲存單元151_1、151_2中已存在其他RFFT輸出資料，則控制單元155會先將第1個第二儲存單元151_1中的RFFT輸出資料輸入至第3個第二儲存單元151_3，而第2個第二儲存單元151_2中的RFFT輸出資料輸入至第4個第二儲存單元151_4。接著，控制單元155將取得的單週期輸出資料分別輸入至第1個第二儲存單元151_1及第2個第二儲存單元151_2。

此外，控制單元155判斷儲存單元151中是否存在一組複數資料，其中此組複數資料包括RFFT輸出資料中的多個實部資料其中之一及對應的多個虛部資料其中之一，並將此組複數資料自儲存單元151中輸出。以圖4為例，假設RFFT輸出資料A15的實部資料R15儲存在第一儲存單元151_7，而RFFT輸出資料A15的虛部資料I15儲存在第二儲存單元151_1，則控制單元155將RFFT輸出資料A15的實部資料R15及虛部資料I15作為一組複數資料，並將此複數資料(即，實部資料R15及虛部資料I15)自資料分配裝置150的輸出端OUT1及OUT2輸出。

而若第一儲存單元中的RFFT輸出資料不為此組複數資料，則控制單元155將第一儲存單元中的RFFT輸出資料繼續儲存於第一儲存單元中。以圖4為例，假設RFFT輸出資料A24的實部資料儲存在第一儲存單元151_7，但當次時脈週期下所取得的當次輸出資料並不是RFFT輸出資料A24的虛部資料，則控制單元155繼續將RFFT輸出資料A24的實部資料儲存在第一儲存單元151_7。

為了讓熟悉本領域之技藝者能輕易理解本發明之實施例，以下將另舉一範例說明。表(1)是依據資料分配的範例。請同時參照表(1)、圖3及圖4，表(1)是依據圖2之架構且運算點數為64的資料分配表。當在第1時脈週期時，資料分配裝置150自RFFT運算模組110取得RFFT輸出資料A8的實部資料R8及RFFT輸出資料A24的實部資料R24。而依據圖3之生命週期表，RFFT輸出資料A8、A24的實部資料R8、R24具有最長之儲存時間(即，8個時脈週期)，因此控制單元155將RFFT輸出資料A8的實部資料R8及RFFT輸出資料A24的實部資料R24分別輸入至圖4中第一儲存單元151_7及第一儲存單元151_8。

另一方面，當在第2時脈週期時，資料分配裝置150取得RFFT輸出資料A4的實部資料R4及RFFT輸出資料A28的實部資料R28。而依據圖3之生命週期表，RFFT輸出資料A4、A28的實部資料R4、R28不具有最長之儲存時間，因此控制單元155將RFFT輸出資料A4的實部資料R4及RFFT輸出資料A28的實部資料R28分別輸入至圖4中第二儲存單元151_1及第二儲存單元151_2。當在第4時脈週期時，由於RFFT輸出資料A4、A28 的虛部資料I4、I28亦不具有最長之儲存時間，因此控制單元155將RFFT輸出資料A4的實部資料R4及RFFT輸出資料A28的實部資料R28分別輸入至圖4中第二儲存單元151_3及第二儲存單元151_4，且將RFFT輸出資料A4的虛部資料I4及RFFT輸出資料A28的虛部資料I28分別輸入至圖4中第二儲存單元151_1及第二儲存單元151_2。

此外，當在第4時脈週期時，由於第二儲存單元151_1 ~151_4存在兩組複數資料(即，RFFT輸出資料A4的實部資料R4及虛部資料I4、RFFT輸出資料A28的實部資料R28及虛部資料I28)，因此控制單元155可將這兩組複數資料輸出。需說明的是，其餘RFFT輸出資料的輸入、輸出及位移方式依此類推，於此不再贅述。

綜上所述，本發明實施例的資料分配裝置、訊號處理裝置及其資料分配方法根據生命週期分析，提供最少所需數量儲存單元之架構，並將具有最長儲存時間之RFFT輸出資料直接輸入排序在最後的儲存單元，且將不具有最長儲存時間之RFFT輸出資料依序輸入排序在前方的儲存單元。藉此，本發明實施例可適用於具有實數輸出要求之多種生醫平台，並提供低複雜度與高硬體運作效率的實現手段，從而有效降低硬體成本並縮短運算時間。此外，相較於文獻[2]所述的前推後推暫存器分配法，本發明實施例更能減少功耗及硬體面積。並且，本發明實施例的輸出排序亦具有固定特性，進而較容易實現。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

S510~S590‧‧‧步驟

Claims

一種資料分配方法，適用於一訊號處理裝置，該方法包括：提供依序排列之多個儲存單元；取得多個實數快速傅立葉轉換(Real-valued Fast Fourier transform；RFFT)輸出資料中的多個單週期輸出資料；根據一生命週期分析，判斷該些單週期輸出資料是否在該些RFFT輸出資料當中具有最長的一儲存時間，其中該儲存時間是該些RFFT輸出資料儲存在該些儲存單元中的時間；將具有最長的該儲存時間之該些單週期輸出資料輸入至該些儲存單元中的多個第一儲存單元，其中該些第一儲存單元在該些儲存單元中排列在最後；以及將不具有最長的該儲存時間之該些單週期輸出資料依序輸入至該些儲存單元中的多個第二儲存單元，其中該些第二儲存單元排列在該些第一儲存單元之前。
如申請專利範圍第1項所述的資料分配方法，其中將不具有最長的該儲存時間之該些單週期輸出資料依序輸入至該些儲存單元中的多個第二儲存單元的步驟包括：將該些第二儲存單元中的第i個第二儲存單元中該些RFFT輸出資料其中之一輸出至第i+N個第二儲存單元，其中該第i+N個第二儲存單元耦接於該第i個第二儲存單元，N為該些單週期輸出資料的數量，且i介於1至該些第二儲存單元的數量除以N所得之商數之間；以及將取得的該些單週期輸出資料分別輸入至第1個第二儲存單元至第N個第二儲存單元。
如申請專利範圍第1項所述的資料分配方法，更包括：判斷該些儲存單元中是否存在一組複數資料，其中該組複數資料包括該些RFFT輸出資料中的多個實部資料其中之一及對應的多個虛部資料其中之一；以及將該組複數資料自該些儲存單元中輸出。
如申請專利範圍第3項所述的資料分配方法，其中將該些單週期輸出資料輸入至該些儲存單元中的該些第一儲存單元的步驟之後，更包括：若該第一儲存單元中的該些RFFT輸出資料不為該組複數資料，則將該第一儲存單元中的該些RFFT輸出資料繼續儲存於該第一儲存單元中。
一種資料分配裝置，包括：多個儲存單元，其中各該些儲存單元依序排列；以及一控制單元，耦接各該些儲存單元，分別傳送多個控制信號至各該些儲存單元以控制該些儲存單元，其中該控制單元取得多個RFFT輸出資料中的多個單週期輸出資料，根據一生命週期分析，判斷該些RFFT輸出資料中的多個單週期輸出資料是否在該些RFFT輸出資料當中具有最長的一儲存時間，其中該儲存時間是該些RFFT輸出資料儲存在該些儲存單元中的時間，將具有最長的該儲存時間之該些單週期輸出資料輸入至該些儲存單元中的多個第一儲存單元，並將不具有最長的該儲存時間之該些單週期輸出資料依序輸入至該些儲存單元中的多個第二儲存單元，其中該些第一儲存單元在該些儲存單元中排列在最後，且該些第二儲存單元排列在該些第一儲存單元之前。
如申請專利範圍第5項所述的資料分配裝置，其中第i個第二儲存單元耦接於第i+N個第二儲存單元，N為該些單週期輸出資料的數量，且i介於1至該些第二儲存單元的數量除以N所得之商數之間，而該控制單元將該些第二儲存單元中的該第i個第二儲存單元中該些RFFT輸出資料其中之一輸出至該第i+N個第二儲存單元，並將取得的該些單週期輸出資料分別輸入至第1個第二儲存單元至第N個第二儲存單元。
如申請專利範圍第5項所述的資料分配裝置，其中該控制單元判斷該些儲存單元中是否存在一組複數資料，其中該組複數資料包括該些RFFT輸出資料中的多個實部資料其中之一及對應的多個虛部資料其中之一，並將該組複數資料自該些儲存單元中輸出。
如申請專利範圍第7項所述的資料分配裝置，若該第一儲存單元中的該些RFFT輸出資料不為該組複數資料，則該控制單元將該第一儲存單元中的該些RFFT輸出資料繼續儲存於該第一儲存單元中。
一種訊號處理裝置，包括：一RFFT運算模組，用以輸出多個RFFT輸出資料；多個儲存單元，其中各該些儲存單元依序排列；以及一控制單元，耦接各該些儲存單元，分別傳送控制信號至各該些儲存單元以控制該些儲存單元，其中該RFFT運算模組輸出該些RFFT輸出資料中的多個單週期輸出資料，該控制單元根據一生命週期分析，判斷該些單週期輸出資料是否在該些RFFT輸出資料當中具有最長的一儲存時間，其中該儲存時間是該些RFFT輸出資料儲存在該些儲存單元中的時間，將具有最長的該儲存時間之該些單週期輸出資料輸入至該些儲存單元中的多個第一儲存單元，並將不具有最長的該儲存時間之該些單週期輸出資料依序輸入至該些儲存單元中的多個第二儲存單元，其中該些第一儲存單元在該些儲存單元中排列在最後，且該些第二儲存單元排列在該些第一儲存單元之前。
如申請專利範圍第9項所述的訊號處理裝置，其中第i個第二儲存單元耦接於第i+N個第二儲存單元，N為該些單週期輸出資料的數量，且i介於1至該些第二儲存單元的數量除以N所得之商數之間，而該控制單元將該些第二儲存單元中的該第i個第二儲存單元中該些RFFT輸出資料其中之一輸出至該第i+N個第二儲存單元，並將取得的該些單週期輸出資料分別輸入至第1個第二儲存單元至第N個第二儲存單元，且將該第一儲存單元中的該些RFFT輸出資料繼續儲存於該第一儲存單元中。