RU2005130894A - Умножитель на два по модулю - Google Patents
Умножитель на два по модулю Download PDFInfo
- Publication number
- RU2005130894A RU2005130894A RU2005130894/09A RU2005130894A RU2005130894A RU 2005130894 A RU2005130894 A RU 2005130894A RU 2005130894/09 A RU2005130894/09 A RU 2005130894/09A RU 2005130894 A RU2005130894 A RU 2005130894A RU 2005130894 A RU2005130894 A RU 2005130894A
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- multiplier
- multiplexer
- adder
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Complex Calculations (AREA)
Claims (1)
- Умножитель на два по модулю, состоящий из n сумматоров, n инверторов, (n-1) умножителей и мультиплексора, причем вход записи двоичного кода числа, сдвинутого на один разряд в сторону старшего, подключен к первому информационному входу мультиплексора и первым входам сумматоров, выход переноса i-го сумматора подключен к i-му управляющему входу мультиплексора, информационный выход i-го сумматора подключен к (i+1)-му информационному входу мультиплексора, где i=1, ..., n, отличающийся тем, что в него введены умножители и инверторы, причем вход записи двоичного кода модуля подключен ко входу первого инвертора и ко входу каждого умножителя, j-й умножитель производит умножение значения на своем входе на величину (j+1), где j=1, ..., n-1, выход j-го умножителя подключен ко входу (j+1)-го инвертора, выход i-го инвертора подключен ко второму входу i-го сумматора, к третьему входу каждого сумматора подключен вход записи логической единицы, выход мультиплексора является выходом умножителя.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005130894/09A RU2299460C1 (ru) | 2005-10-05 | 2005-10-05 | Умножитель на два по модулю |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005130894/09A RU2299460C1 (ru) | 2005-10-05 | 2005-10-05 | Умножитель на два по модулю |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2005130894A true RU2005130894A (ru) | 2007-04-10 |
| RU2299460C1 RU2299460C1 (ru) | 2007-05-20 |
Family
ID=38000135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2005130894/09A RU2299460C1 (ru) | 2005-10-05 | 2005-10-05 | Умножитель на два по модулю |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2299460C1 (ru) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2445681C2 (ru) * | 2009-12-15 | 2012-03-20 | Государственное образовательное учреждение высшего профессионального образования "Ставропольский государственный университет" | Умножитель на два по модулю |
| RU2626654C1 (ru) * | 2016-02-09 | 2017-07-31 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
-
2005
- 2005-10-05 RU RU2005130894/09A patent/RU2299460C1/ru active
Also Published As
| Publication number | Publication date |
|---|---|
| RU2299460C1 (ru) | 2007-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Teifel et al. | Highly pipelined asynchronous FPGAs | |
| US7467175B2 (en) | Programmable logic device with pipelined DSP slices | |
| US20050144213A1 (en) | Mathematical circuit with dynamic rounding | |
| US20050144212A1 (en) | Programmable logic device with cascading DSP slices | |
| TW200949691A (en) | Microprocessor techniques for real time signal processing and updating | |
| CN103793199A (zh) | 一种支持双域的快速rsa密码协处理器 | |
| Prasad et al. | Design of low power and high speed modified carry select adder for 16 bit Vedic Multiplier | |
| RU2005130895A (ru) | Умножитель по модулю | |
| RU2005130894A (ru) | Умножитель на два по модулю | |
| JP2009507413A (ja) | 全加算器モジュールおよび該全加算器モジュールを用いる乗算器デバイス | |
| AlJuffri et al. | FPGA implementation of scalable microprogrammed FIR filter architectures using Wallace tree and Vedic multipliers | |
| RU2007119488A (ru) | Вычислительное устройство | |
| Menon et al. | A reconfigurable multi-modulus modulo multiplier | |
| WO2003096180A3 (en) | Fast multiplication circuits | |
| Vun et al. | Thermometer code based modular arithmetic | |
| Bandre | Design and Analysis of Low Power Energy Efficient Braun Multiplier | |
| RU2009146603A (ru) | Умножитель на два по модулю | |
| Pandey et al. | Comparative analysis of carry select adder using 8T and 10T full adder cells | |
| RU2007117648A (ru) | Вычислительное устройство | |
| TW200419445A (en) | Method and system for performing a multiplication operation and a device | |
| Azarmehr et al. | Low-power finite impulse response (FIR) filter design using two-dimensional logarithmic number system (2DLNS) representations | |
| Killpack et al. | A standard-cell self-timed multiplier for energy and area critical synchronous systems | |
| Nikooghadam et al. | Utilization of pipeline technique in AOP based multipliers with parallel inputs | |
| Singh et al. | Implementation of FinFET technology based low power 4× 4 Wallace tree multiplier using hybrid full adder | |
| Bhongale et al. | Review on Recent Advances in VLSI Multiplier |