RU2713862C1 - УМНОЖИТЕЛЬ ПО МОДУЛЮ q - Google Patents
УМНОЖИТЕЛЬ ПО МОДУЛЮ q Download PDFInfo
- Publication number
- RU2713862C1 RU2713862C1 RU2019106832A RU2019106832A RU2713862C1 RU 2713862 C1 RU2713862 C1 RU 2713862C1 RU 2019106832 A RU2019106832 A RU 2019106832A RU 2019106832 A RU2019106832 A RU 2019106832A RU 2713862 C1 RU2713862 C1 RU 2713862C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- elements
- modulo
- multiplier
- exclusive
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Abstract
Изобретение относится к вычислительной технике. Технический результат заключается в расширении арсенала средств того же назначения. Умножитель по модулю q, содержащий элемент И, при этом в умножитель q дополнительно введены два элемента И и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 табл., 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны умножители по модулю q (см., например, правый рис. во второй сверху строке хвостовой части таблицы на рис. 3.20 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), которые реализуют операцию (А×В)mod 2, где A, B∈{0,1} есть одноразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных умножителей по модулю q, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется операция (А×В)mod 3, где А, В∈{00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип умножитель по модулю q (рис. в первой сверху строке хвостовой части таблицы на рис. 3.35 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), который содержит элемент И и реализует операцию (А×В)mod 2, где А, В∈{0,1} есть одноразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется операция (А×B)mod 3, где А, В∈{00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации операции (А×В)mod q при q=2 либо при q=3, где А, В (0≤A<2×q-2, 0≤В<2×q-2) есть (log2(2×q-2)) - разрядные двоичные числа, задаваемые двоичными сигналами.
Указанный технический результат при осуществлении изобретения достигается тем, что в умножителе по модулю q, содержащем элемент И, особенность заключается в том, что в него дополнительно введены два элемента И и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход третьего и первый, второй входы четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторыми и первыми входами второго, первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы j-го и первый, второй входы третьего элементов И соединены соответственно с выходом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом третьего элемента И и выходами третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход j-го элемента И соединены соответственно с (2×j-1)-м, (2×j)-м входами и j-м выходом умножителя по модулю q.
На чертеже представлена схема предлагаемого умножителя по модулю q.
Умножитель по модулю q содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11, 12, 13, 14 и элементы И 21, 22, 23, причем первый вход элемента 13 и первый, второй входы элемента 14 соединены соответственно с вторыми и первыми входами элементов 12, 11, первый, второй входы элемента 2j и первый, второй входы элемента 23 соединены соответственно с выходами элементов 1j, 23 и 13, 14, а первый, второй входы элемента 1j+2 и выход элемента 2j соединены соответственно с (2×j-1)-м, (2×j)-м входами и j-м выходом умножителя по модулю q.
Работа предлагаемого умножителя по модулю q осуществляется следующим образом. На его первый, второй и третий, четвертый входы подаются соответственно двоичные сигналы a 0,a 1∈{0,1} и b0,b1∈{0,1}, которые задают подлежащие обработке двухразрядные двоичные числа А=a 1 a 0, B=b1b0, причем a 1,b1 и a 0,b0 определяют значения старших и младших разрядов соответственно, А, В∈{00,01,10,11}. В представленной ниже таблице приведены значения выходных сигналов y0,y1 предлагаемого умножителя, полученные с учетом работы элементов 11, 12, 13, 14, 21, 22, 23 для всех возможных наборов значений сигналов а 0,а 1,b0,b1.
Согласно представленной таблице имеем Y=(А×В)mod 3, где Y=y1y0 - двухразрядное двоичное число, задаваемое двоичными сигналами y0, y1∈{0,1} (y1 и y0 определяют значения старшего и младшего разрядов соответственно). Если a 1=b1=0, то согласно представленной таблицы (см. значения сигналов a 0, b0, y0, выделенные жирным шрифтом) получим Y=(А×В)mod 2, где А=а 0, B=b0, Y=y0 - одноразрядные двоичные числа, задаваемые указанными сигналами.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый умножитель по модулю q обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует операцию (A×B)mod q при q=2 либо при q=3, где А, В (0≤A<2×q-2, 0≤В<2×q-2) есть (log2(2×q-2)) - разрядные двоичные числа, задаваемые двоичными сигналами.
Claims (1)
- Умножитель по модулю q, содержащий элемент И, отличающийся тем, что в него дополнительно введены два элемента И и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход третьего и первый, второй входы четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с вторыми и первыми входами второго, первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы j-го и первый, второй входы третьего элементов И соединены соответственно с выходом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом третьего элемента И и выходами третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход j-го элемента И соединены соответственно с (2×j-1)-м, (2×j)-ым входами и j-м выходом умножителя по модулю q.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019106832A RU2713862C1 (ru) | 2019-03-11 | 2019-03-11 | УМНОЖИТЕЛЬ ПО МОДУЛЮ q |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019106832A RU2713862C1 (ru) | 2019-03-11 | 2019-03-11 | УМНОЖИТЕЛЬ ПО МОДУЛЮ q |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2713862C1 true RU2713862C1 (ru) | 2020-02-07 |
Family
ID=69625444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2019106832A RU2713862C1 (ru) | 2019-03-11 | 2019-03-11 | УМНОЖИТЕЛЬ ПО МОДУЛЮ q |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2713862C1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2770801C1 (ru) * | 2021-04-02 | 2022-04-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Умножитель по модулю три |
RU2778676C1 (ru) * | 2021-06-17 | 2022-08-23 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Арифметическое устройство по модулю три |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1501048A1 (ru) * | 1988-02-16 | 1989-08-15 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Двухразр дный двоичный умножитель |
RU2439661C2 (ru) * | 2010-01-29 | 2012-01-10 | Государственное образовательное учреждение высшего профессионального образования "Ставропольский государственный университет" | Многоразрядный параллельный сумматор по модулю с последовательным переносом |
RU2446444C1 (ru) * | 2010-11-12 | 2012-03-27 | Государственное образовательное учреждение высшего профессионального образования Казанский государственный технический университет им. А.Н. Туполева | Генератор псевдослучайных последовательностей |
US8903882B2 (en) * | 2010-12-13 | 2014-12-02 | International Business Machines Corporation | Method and data processing unit for calculating at least one multiply-sum of two carry-less multiplications of two input operands, data processing program and computer program product |
RU2589361C1 (ru) * | 2015-03-10 | 2016-07-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
-
2019
- 2019-03-11 RU RU2019106832A patent/RU2713862C1/ru not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1501048A1 (ru) * | 1988-02-16 | 1989-08-15 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Двухразр дный двоичный умножитель |
RU2439661C2 (ru) * | 2010-01-29 | 2012-01-10 | Государственное образовательное учреждение высшего профессионального образования "Ставропольский государственный университет" | Многоразрядный параллельный сумматор по модулю с последовательным переносом |
RU2446444C1 (ru) * | 2010-11-12 | 2012-03-27 | Государственное образовательное учреждение высшего профессионального образования Казанский государственный технический университет им. А.Н. Туполева | Генератор псевдослучайных последовательностей |
US8903882B2 (en) * | 2010-12-13 | 2014-12-02 | International Business Machines Corporation | Method and data processing unit for calculating at least one multiply-sum of two carry-less multiplications of two input operands, data processing program and computer program product |
RU2589361C1 (ru) * | 2015-03-10 | 2016-07-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Умножитель по модулю |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2770801C1 (ru) * | 2021-04-02 | 2022-04-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Умножитель по модулю три |
RU2778676C1 (ru) * | 2021-06-17 | 2022-08-23 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Арифметическое устройство по модулю три |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2700554C1 (ru) | Мажоритарный модуль | |
RU2713862C1 (ru) | УМНОЖИТЕЛЬ ПО МОДУЛЮ q | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2363037C1 (ru) | Устройство сравнения двоичных чисел | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2299461C1 (ru) | Умножитель по модулю | |
RU2248034C1 (ru) | Логический преобразователь | |
RU2702970C1 (ru) | СУММАТОР ПО МОДУЛЮ q | |
RU2770798C1 (ru) | ВЫЧИТАТЕЛЬ ПО МОДУЛЮ q | |
RU2708793C1 (ru) | Сумматор по модулю три | |
RU2589361C1 (ru) | Умножитель по модулю | |
RU2700553C1 (ru) | Мажоритарный модуль | |
RU2629453C1 (ru) | Двоичный вычитатель | |
RU2757831C1 (ru) | Арифметическое устройство по модулю три | |
RU2249844C2 (ru) | Логический модуль | |
RU2420789C1 (ru) | Устройство сравнения двоичных чисел | |
RU2762548C1 (ru) | Сумматор-умножитель по модулю три | |
RU2324971C1 (ru) | Устройство сравнения двоичных чисел | |
RU2778675C1 (ru) | Сумматор по модулю три | |
RU2764707C1 (ru) | Арифметическое устройство по модулю семь | |
RU2703676C1 (ru) | Сумматор по модулю три | |
RU2709653C1 (ru) | Двоичный вычитатель | |
RU2778676C1 (ru) | Арифметическое устройство по модулю три | |
RU2770801C1 (ru) | Умножитель по модулю три | |
RU2758184C1 (ru) | Двоичный сумматор |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20210312 |