RU2778675C1 - Сумматор по модулю три - Google Patents

Сумматор по модулю три Download PDF

Info

Publication number
RU2778675C1
RU2778675C1 RU2021117980A RU2021117980A RU2778675C1 RU 2778675 C1 RU2778675 C1 RU 2778675C1 RU 2021117980 A RU2021117980 A RU 2021117980A RU 2021117980 A RU2021117980 A RU 2021117980A RU 2778675 C1 RU2778675 C1 RU 2778675C1
Authority
RU
Russia
Prior art keywords
elements
inputs
exclusive
output
modulo
Prior art date
Application number
RU2021117980A
Other languages
English (en)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Application granted granted Critical
Publication of RU2778675C1 publication Critical patent/RU2778675C1/ru

Links

Images

Abstract

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении суммирования трех двухразрядных двоичных чисел при уменьшенном показателе схемной глубины. Технический результат достигается за счет того, что сумматор содержит шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И, два элемента ЗАПРЕТ и два мажоритарных элемента. 1 табл., 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны сумматоры по модулю три (см., например, патент РФ 2708793, кл. G06F 7/72, 2019 г.), которые содержат логические элементы и суммируют два двухразрядных двоичных числа, задаваемых двоичными сигналами. При этом
Figure 00000001
есть соответственно количество обрабатываемых двоичных чисел, схемная глубина, в частности, упомянутого аналога и ее относительный показатель.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров по модулю три, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех двухразрядных двоичных чисел, и большая величина относительного показателя схемной глубины.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор по модулю три (авт.св. СССР 1654812, кл. G06F 7/49, 1991 г.), который содержит два элемента И, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ЗАПРЕТ и реализует операцию (X+Y) mod 3, где X, Y ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами. При этом относительный показатель схемной глубины прототипа составляет
Figure 00000002
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех двухразрядных двоичных чисел, и большая величина относительного показателя схемной глубины.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации операции (X+Y+F)mod3, где X, Y, V ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами, и уменьшение относительного показателя схемной глубины.
Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре по модулю три, содержащем два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И, два элемента ЗАПРЕТ, особенность заключается в том, что в него дополнительно введены четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два мажоритарных элемента, причем первый, второй входы j-го
Figure 00000003
и первый, второй, третий входы (j+2)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами j-го элемента И и первым, вторым, третьим входами (3-j)-го мажоритарного элемента, первый вход j-го, второй вход (j+4)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертирующий, неинвертирующий входы j-го элемента ЗАПРЕТ соединены соответственно с выходом (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом j-го элемента И и выходами j-го, (3-j)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а второй вход j-го, первый вход и выход (j+4)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом j-го мажоритарного элемента, выходом j-го элемента ЗАПРЕТ и j-ым выходом сумматора по модулю три, первый, третий, пятый и второй, четвертый, шестой входы которого соединены соответственно с первым, вторым, третьим входами первого мажоритарного элемента и первым, вторым, третьим входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.
На чертеже представлена схема предлагаемого сумматора по модулю три.
Сумматор по модулю три содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11, …, 16, элементы И 21, 22, элементы ЗАПРЕТ 31, 32 и мажоритарные элементы 41, 42, причем первый, второй входы элемента 1j
Figure 00000003
и первый, второй, третий входы элемента 1j+2 соединены соответственно с первым, вторым входами элемента 2, и первым, вторым, третьим входами элемента 43-j, первый, второй входы элемента 1j и инвертирующий, неинвертирующий входы элемента 3j, подключены соответственно к выходам элементов 1j+2, 4j и 1j, 13-j, а первый, второй входы и выход элемента 1j+4 соединены соответственно с выходами элементов 3j, 2j и j-ым выходом сумматора по модулю три, первый, третий, пятый и второй, четвертый, шестой входы которого подключены соответственно к первому, второму, третьему входам элемента 41 и первому, второму, третьему входам элемента 13.
Работа предлагаемого сумматора по модулю три осуществляется следующим образом. На его первый, второй, третий, четвертый и пятый, шестой входы подаются соответственно двоичные сигналы х0, х1 ∈ {0,1}, y0, y1 ∈ {0,1} и v0, v1 ∈ {0,l}, которые задают подлежащие обработке двухразрядные двоичные числа X=x1x0, Y=y1y0, V=v1v0, причем x1, y1, v1 и х0, у0, у0 определяют значения старших и младших разрядов соответственно, X, Y, V ∈ {00,01,10}. Сигнал на выходе трехвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ равен 1(0), если один либо все входные сигналы этого элемента равны 1(0). Сигнал на выходе мажоритарного элемента равен 1(0), когда большинство входных сигналов этого элемента равны 1(0). В представленной ниже таблице приведены значения выходных сигналов z0, z1 предлагаемого сумматора, полученные с учетом работы его элементов для всех возможных наборов значений сигналов v0, v1, x0, x1, у0, y1.
Figure 00000004
Figure 00000005
Согласно представленной таблице имеем Z=(X+Y+V)mod3, где Z=z1z0 - двухразрядное двоичное число, задаваемое двоичными сигналами z0, z1 ∈ {0,1} (z1 и z0 определяют значения старшего и младшего разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор по модулю три обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует операцию (X+Y+F)mod3, где X, Y, V ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами. При этом количество n обрабатываемых двоичных чисел, схемная глубина h предлагаемого сумматора по модулю три и ее относительный показатель
Figure 00000006
составляют n=3, h=4 и
Figure 00000007

Claims (1)

  1. Сумматор по модулю три, содержащий два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И, два элемента ЗАПРЕТ, отличающийся тем, что в него дополнительно введены четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два мажоритарных элемента, причем первый, второй входы j-го
    Figure 00000008
    и первый, второй, третий входы (j+2)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами j-го элемента И и первым, вторым, третьим входами (3-j)-го мажоритарного элемента, первый вход j-го, второй вход (j+4)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и инвертирующий, неинвертирующий входы j-го элемента ЗАПРЕТ соединены соответственно с выходом (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом j-го элемента И и выходами j-го, (3-j)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а второй вход j-го, первый вход и выход (j+4)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом j-го мажоритарного элемента, выходом j-го элемента ЗАПРЕТ и j-ым выходом сумматора по модулю три, первый, третий, пятый и второй, четвертый, шестой входы которого соединены соответственно с первым, вторым, третьим входами первого мажоритарного элемента и первым, вторым, третьим входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.
RU2021117980A 2021-06-17 Сумматор по модулю три RU2778675C1 (ru)

Publications (1)

Publication Number Publication Date
RU2778675C1 true RU2778675C1 (ru) 2022-08-23

Family

ID=

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2018926C1 (ru) * 1992-03-26 1994-08-30 Авгуль Леонид Болеславович СУММАТОР ПО МОДУЛЮ 2n+1
US7194088B2 (en) * 2001-06-08 2007-03-20 Corrent Corporation Method and system for a full-adder post processor for modulo arithmetic
RU2702970C1 (ru) * 2018-09-20 2019-10-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" СУММАТОР ПО МОДУЛЮ q

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2018926C1 (ru) * 1992-03-26 1994-08-30 Авгуль Леонид Болеславович СУММАТОР ПО МОДУЛЮ 2n+1
US7194088B2 (en) * 2001-06-08 2007-03-20 Corrent Corporation Method and system for a full-adder post processor for modulo arithmetic
RU2702970C1 (ru) * 2018-09-20 2019-10-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" СУММАТОР ПО МОДУЛЮ q

Similar Documents

Publication Publication Date Title
US3993891A (en) High speed parallel digital adder employing conditional and look-ahead approaches
US9098332B1 (en) Specialized processing block with fixed- and floating-point structures
JPH02196328A (ja) 浮動小数点演算装置
US20110010406A1 (en) Programmable Logic Systems and Methods Employing Configurable Floating Point Units
RU2700554C1 (ru) Мажоритарный модуль
RU2701461C1 (ru) Мажоритарный модуль
RU2778675C1 (ru) Сумматор по модулю три
RU2704735C1 (ru) Пороговый модуль
RU2713862C1 (ru) УМНОЖИТЕЛЬ ПО МОДУЛЮ q
RU2589361C1 (ru) Умножитель по модулю
RU2702970C1 (ru) СУММАТОР ПО МОДУЛЮ q
RU2770801C1 (ru) Умножитель по модулю три
RU2778676C1 (ru) Арифметическое устройство по модулю три
RU2757831C1 (ru) Арифметическое устройство по модулю три
RU2770798C1 (ru) ВЫЧИТАТЕЛЬ ПО МОДУЛЮ q
RU2300137C1 (ru) Мажоритарный модуль
RU2762548C1 (ru) Сумматор-умножитель по модулю три
RU2758184C1 (ru) Двоичный сумматор
RU2703676C1 (ru) Сумматор по модулю три
RU2762544C1 (ru) Умножитель по модулю пять
RU2709653C1 (ru) Двоичный вычитатель
Maamar Boundary value problems for nonlinear fractional differential equations
RU2629453C1 (ru) Двоичный вычитатель
RU2789722C1 (ru) Двоичный вычитатель
RU2702969C1 (ru) Сумматор по модулю пять