RU2700552C1 - Мажоритарный модуль - Google Patents
Мажоритарный модуль Download PDFInfo
- Publication number
- RU2700552C1 RU2700552C1 RU2018133377A RU2018133377A RU2700552C1 RU 2700552 C1 RU2700552 C1 RU 2700552C1 RU 2018133377 A RU2018133377 A RU 2018133377A RU 2018133377 A RU2018133377 A RU 2018133377A RU 2700552 C1 RU2700552 C1 RU 2700552C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- elements
- outputs
- majority
- connected respectively
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
Abstract
Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов - и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в уменьшении аппаратурных затрат при сохранении функциональных возможностей и элементного базиса мажоритарного модуля. Технический результат достигается за счет мажоритарного модуля, который содержит двенадцать элементов «2И» (11, …, 112) и двенадцать элементов «2ИЛИ» (21, …, 212). 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, рис. 5.3 на стр. 144 в книге Гутников B.C. Интегральная электроника в измерительных устройствах. - 2-е изд., перераб. и доп. - Л.: Энергоатомиздат. Ленингр. отд-ние, 1988 г.), которые реализуют мажоритарную функцию трех аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции семи аргументов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2619197, кл. G06F 7/00, 2017 г.), который содержит элементы «2И», «2ИЛИ» и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двенадцать элементов «2И» и тринадцать элементов «2ИЛИ».
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и элементного базиса прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем двенадцать элементов «2И» и двенадцать элементов «2ИЛИ», особенность заключается в том, что первый, второй входы i-го и первый, второй входы двенадцатого элементов «2ИЛИ» соединены соответственно с первым, вторым входами i-го элемента «2И» и выходами одиннадцатого элемента «2ИЛИ», двенадцатого элемента «2И», первый, второй входы четвертого и первый, второй входы шестого элементов «2ИЛИ» подключены соответственно к выходам первого, второго элементов «2И» и выходам второго, третьего элементов «2ИЛИ», первый, второй входы пятого и первый, второй входы j-го элементов «2ИЛИ» соединены соответственно с выходами первого элемента «2ИЛИ», третьего элемента «2И» и выходами (j+[j/9]-3)-го элемента «2ИЛИ», (j+[j/9]-2)-го элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2ИЛИ» подключены соответственно к выходам четвертого, седьмого элементов «2И» и выходам десятого элемента «2ИЛИ», девятого элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2И» соединены соответственно с выходами восьмого, шестого элементов «2ИЛИ» и выходами девятого элемента «2ИЛИ», десятого элемента «2И», а первый, второй входы k-го и выход двенадцатого элементов «2ИЛИ» подключены соответственно к (2×k-1)-му, (2×k)-му входам и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом двенадцатого элемента «2И», подключенного первым входом к выходу одиннадцатого элемента «2И», при этом [ ] есть оператор выделения целой части.
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит элементы «2И» 11,…,112 и элементы «2ИЛИ» 21,…,212, причем первый, второй входы элемента 2i и первый, второй входы элемента 212 соединены соответственно с первым, вторым входами элемента 1i и выходами элементов 211, 112, первый, второй входы элемента 24 и первый, второй входы элемента 26 подключены соответственно к выходам элементов 11, 12 и 22, 23, первый, второй входы элемента 25 и первый, второй входы элемента 2j соединены соответственно с выходами элементов 21, 13 и 2j+[j/9]-3, 1j+[j/9]-2, первый, второй входы элемента 210 и первый, второй входы элемента 211 подключены соответственно к выходам элементов 14, 17 и 210, 19, первый, второй входы элемента 110 и первый, второй входы элемента 111 соединены соответственно с выходами элементов 28, 26 и 29, 110, а первый, второй входы элемента 2k и выход элемента 212 подключены соответственно к (2×k-1)-му, (2×k)-му входам и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом элемента 112, подключенного первым входом к выходу элемента 111, при этом [ ] есть оператор выделения целой части.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы х1,…,х7∈{0,l}. На выходе предлагаемого модуля получим
где и Maj(х1,…,x7) есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов х1,…,х7.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, построен в элементном базисе прототипа и обладает меньшими по сравнению с прототипом аппаратурными затратами.
Claims (1)
- Мажоритарный модуль, содержащий двенадцать элементов «2И» и двенадцать элементов «2ИЛИ», отличающийся тем, что первый, второй входы i-го и первый, второй входы двенадцатого элементов «2ИЛИ» соединены соответственно с первым, вторым входами i-го элемента «2И» и выходами одиннадцатого элемента «2ИЛИ», двенадцатого элемента «2И», первый, второй входы четвертого и первый, второй входы шестого элементов «2ИЛИ» подключены соответственно к выходам первого, второго элементов «2И» и выходам второго, третьего элементов «2ИЛИ», первый, второй входы пятого и первый, второй входы j-то элементов «2ИЛИ» соединены соответственно с выходами первого элемента «2ИЛИ», третьего элемента «2И» и выходами (j+[j/9]-3)-го элемента «2ИЛИ», (j+[j/9]-2)-го элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2ИЛИ» подключены соответственно к выходам четвертого, седьмого элементов «2И» и выходам десятого элемента «2ИЛИ», девятого элемента «2И», первый, второй входы десятого и первый, второй входы одиннадцатого элементов «2И» соединены соответственно с выходами восьмого, шестого элементов «2ИЛИ» и выходами девятого элемента «2ИЛИ», десятого элемента «2И», а первый, второй входы k-го и выход двенадцатого элементов «2ИЛИ» подключены соответственно к (2×k-1)-му, (2×k)-му входам и выходу мажоритарного модуля, седьмой вход которого соединен с вторым входом двенадцатого элемента «2И», подключенного первым входом к выходу одиннадцатого элемента «2И», при этом [] есть оператор выделения целой части.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018133377A RU2700552C1 (ru) | 2018-09-20 | 2018-09-20 | Мажоритарный модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018133377A RU2700552C1 (ru) | 2018-09-20 | 2018-09-20 | Мажоритарный модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2700552C1 true RU2700552C1 (ru) | 2019-09-17 |
Family
ID=67989850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018133377A RU2700552C1 (ru) | 2018-09-20 | 2018-09-20 | Мажоритарный модуль |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2700552C1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2764709C1 (ru) * | 2021-04-02 | 2022-01-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2775573C1 (ru) * | 2021-06-17 | 2022-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6910173B2 (en) * | 2000-08-08 | 2005-06-21 | The Board Of Trustees Of The Leland Stanford Junior University | Word voter for redundant systems |
RU2287897C1 (ru) * | 2005-05-11 | 2006-11-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2580801C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2618899C1 (ru) * | 2015-12-11 | 2017-05-11 | Олег Александрович Козелков | Мажоритарный модуль |
RU2619197C1 (ru) * | 2016-01-21 | 2017-05-12 | Межрегиональное общественное учреждение "Институт инженерной физики" | Мажоритарный элемент "4 и более из 7" |
-
2018
- 2018-09-20 RU RU2018133377A patent/RU2700552C1/ru not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6910173B2 (en) * | 2000-08-08 | 2005-06-21 | The Board Of Trustees Of The Leland Stanford Junior University | Word voter for redundant systems |
RU2287897C1 (ru) * | 2005-05-11 | 2006-11-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2580801C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2618899C1 (ru) * | 2015-12-11 | 2017-05-11 | Олег Александрович Козелков | Мажоритарный модуль |
RU2619197C1 (ru) * | 2016-01-21 | 2017-05-12 | Межрегиональное общественное учреждение "Институт инженерной физики" | Мажоритарный элемент "4 и более из 7" |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2764709C1 (ru) * | 2021-04-02 | 2022-01-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2775573C1 (ru) * | 2021-06-17 | 2022-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2775589C1 (ru) * | 2021-06-17 | 2022-07-05 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2700554C1 (ru) | Мажоритарный модуль | |
RU2580801C1 (ru) | Мажоритарный модуль | |
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2647639C1 (ru) | Логический преобразователь | |
RU2700552C1 (ru) | Мажоритарный модуль | |
RU2602382C1 (ru) | Ранговый фильтр | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2610678C1 (ru) | Универсальный логический модуль | |
RU2641454C2 (ru) | Логический преобразователь | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2700553C1 (ru) | Мажоритарный модуль | |
RU2703675C1 (ru) | Логический преобразователь | |
EP1672322A3 (en) | Reconfigurable input/output interface | |
RU2543307C2 (ru) | Ранговый фильтр | |
RU2701464C1 (ru) | Логический преобразователь | |
RU2634229C1 (ru) | Логический преобразователь | |
RU2710877C1 (ru) | Мажоритарный модуль | |
RU2764709C1 (ru) | Мажоритарный модуль | |
RU2775589C1 (ru) | Мажоритарный модуль | |
RU2676888C1 (ru) | Логический модуль | |
RU2776923C1 (ru) | Мажоритарный модуль | |
RU2700556C1 (ru) | Логический преобразователь | |
RU2809190C1 (ru) | Пороговый модуль | |
RU2787339C1 (ru) | Мажоритарный модуль | |
RU2787336C1 (ru) | Пороговый модуль |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200921 |